Werbung
Micron hat die Entwicklung von 3D-NAND weiter vorangetrieben und die inzwischen 4. Generation von Speicherchips vorgestellt. Die neue Generation wird aus 128 Layern aufgebaut, während der Vorgänger noch auf 96 Layer setzte. Durch die höhere Anzahl an Schichten kann die Speicherdichte erhöht werden und damit steht pro Chip mehr Speichervolumen zur Verfügung. Gleichzeitig können pro Wafer mehr Speicherchips hergestellt werden, womit die Produktionskosten sinken sollten. Allerdings soll die Kosteneinsparung bei der Produktion nicht sonderlich hoch ausfallen.
Micron setzt auch bei der 4. Generation weiterhin auf das CMOS-Under-Array-Design. Man habe das Tape-Out bei der Produktion erreicht, womit aktuell bereits erste Chips vom Band laufen. Die Massenproduktion sei hingegen für das Jahr 2020 geplant, jedoch gibt man dabei keinen nähren Zeitraum an. Die Speicherchips werden weiterhin auf die TLC-Technik setzen und können damit pro Zelle 3 Bits speichern. QLC-NAND mit 4 Bit pro Zelle wird Micron vorerst nicht mit 128 Layern produzieren.
Micron betont gleichzeitig, dass die 4. Generation jedoch lediglich eine Zwischenstufe sei. Im Hintergrund entwickelt man bereits an 3D-NAND der 5. Generation. Hier möchte der Hersteller dann das komplette Produktionserfahrung optimieren und nicht nur die Anzahl der Layer erhöhen. Mit dem neuen Produktionsprozess sollen die Herstellungskosten dann auch tatsächlich deutlich geringer ausfallen. Der Start der 5. Generation ist derzeit für 2021 geplant.