Werbung
Im Rahmen des IDF 2014 gab Diane Bryant, die Vizepräsidentin der Intel-Data-Center-Group, im September einen kleinen Ausblick auf den kommenden Xeon D. Damals hatte man allerdings noch nicht allzu viele Details verraten wollen. Mit dem heutigen Tag ist der Xeon D aber offiziell. Er soll die Nachfolge der bisherigen Atom-S1200- und C2750-Modelle antreten, die überwiegend in Blade- und High-Density-Servern eingesetzt werden.
Wie die bisherigen Atom-Modelle ist auch der Xeon D ein waschechter SoC, der nicht nur eine Reihe von CPU-Kernen bereithält, sondern auch den Chipsatz, einen Speichercontroller, LAN und alles was dazugehört integriert. Intel spricht beim Xeon D deswegen gerne vom ersten Xeon-SoC. Als Basis dient die „Broadwell“-Technik, welche anders beim Core M um mehrere Rechenkerne und gleichzeitigt um DDR4-Support erweitert wurde. Damit halten auch alle modernen Features wie AVX 2.0, AES-NI, TXT, TSX und die VT-Technologie ihren Einzug, ist die „Broadwell“-Architektur doch nur eine überarbeitete „Haswell“-Version, der fortan im 14-nm-FinFET-Verfahren gefertigt wird.
{jphoto image=71221}
Im Vergleich zu „Haswell“ wurden CPU-seitig nur geringfügig Verbesserungen vorgenommen. Größere Instruktions-Scheduler und -Puffer sollen die einzelnen CPU-Cores effizienter mit Daten füttern und mehr Befehle auf die einzelnen Cores verteilen können. Durch verkürzte Taktzyklen sollen Vektor-Berechnungen und Gleitkomma-Multiplikationen beschleunigt ablaufen. Hinzu kommen ein schneller Radix-1024-Dividierer, ein zusätzlicher nativer STLB mit 1-GB-Seiten und 16 Einträgen sowie ein größerer STLB.
Je nach Ausführung soll Xeon bis zu acht 64-Bit-Kerne bereithalten. Die TDP beziffert Intel von unter 20 bis maximal 40 Watt. Die kleinste Variante soll mit mindestens zwei Rechenkernen ausgestattet sein. Pro Kern stehen verschiedene Cache-Stufen zur Verfügung. Das sind in erster Reihe ein jeweils 32 KB großer Daten- und Instruktions-Cache, ein 256 KB großer L2-Cache und ein 1,5 MB großer LLC (Last Level Cache), der über den Ringbus als gemeinsam genutzter 12 MB L3-Cache in der Top-Variante mit acht Kernen fungiert. Der integrierte Speichercontroller unterstützt zwei Kanäle mit DDR3L- oder DDR4-Speicher – wahlweise als ECC-geschützter oder non-ECC-Speicher. Bis zu 128 GB können darüber eingesetzt werden. Je nach Speicherstandard werden Geschwindigkeiten von 2.133 und 1.600 MHz unterstützt.
Am anderen Ende des Ringbus sitzt der integrierte I/O-Controller mit zahlreichen PCI-Express-Lanes sowie zwei 10-Gb-Ethernet-Ports. Intel spricht hier von maximal 24 PCI-Express-3.0-Lanes. Auf I/O-Seiten stehen jeweils vier USB-3.0- und -2.0-Schnittstellen und sechs SATA-III-Ports sowie acht PCIe-2.0-Lanes zur Verfügung.
Noch im März produziert und vermutlich noch in den Handel kommen sollen zunächst der Intel Xeon D-1540 und Xeon D-1520. Während Letzterer mit vier Rechenkernen ausgestattet ist, verfügt der D-1540 über die vollen acht Cores. Dafür ist der Vierkerner mit Taktraten von 2,2 bis 2,6 GHz leicht höher getaktet als sein 2,0 bis 2,6 GHz schneller großer Bruder. Interessantes Detail: Bei Belastung der vollen Kernanzahl liegt der Turbo-Takt bei beiden Modellen gerade einmal 100 MHz unter dem Maximum.
Insgesamt verspricht sich Intel mit dem Xeon D einen deutlichen Leistungsanstieg gegenüber dem Atom C2750 „Avoton“, welcher noch mit „Silvermount“-Kernen ausgestattet ist, um das 3,4-Fache, bei gleichzeitig verbesserten Performance-pro-Watt-Verhältnis um den Faktor 1,7. Deutlich angestiegen sein soll vor allem die Single-Thread-Performance. Ein „Broadwell“-Kern soll fast 2,5 x schneller arbeiten als der ältere „Silvermont“-Kern. Das will Intel in zahlreichen eigenen Benchmarks beweisen.