NEWS

IBM POWER9

24 Kerne, 120 MB L3-Cache und NVLink 2.0

Portrait des Authors


24 Kerne, 120 MB L3-Cache und NVLink 2.0
6

Werbung

Auch IBM nutzt die Hot Chips 28, um auf neue und zukünftige Produkte und Entwicklungen aufmerksam zu machen. Die Kollegen von Computerbase sind vor Ort und haben neben der Präsentation auch der dazugehörigen Präsentation durch IBM beigewohnt. IBM lenkte die Aufmerksam darin auf die zukünftige Prozessor-Architektur POWER9, die ab Mitte 2017 zahlreiche Server befeuern soll.

Hauptmerkmale der POWER9-Prozessoren sind die Anzahl von 24 Kernen, die Fertigung in 14 nm sowie das Vorhandensein von NVLink 2.0, 120 MB L3-Cache und 48 PCI-Express-4.0-Lanes. Neben den 24 Kernen bietet der Prozessor die Möglichkeit, per vierfachem oder achtfachem Simultaneous Multithreading (SMT) die Rechenaufgaben weiter aufzuteilen. Neben dem 120 MB großen L3-Cache bietet der Prozessor einen großen und schnellen eDRAM. Den immer wichtigeren Interconnects trägt IBM mittels NVIDIA NVLink 2.0 und CAPI 2.0 (Coherent Accelerator Processor Interface) Rechnung. Auf einige Details von NVLink 2.0 sind wir bereits genauer eingegangen. CAPI bietet dabei die Möglichkeit, FPGAs, ASICs und bei Bedarf auch Phase Change Memory (PCM) anzubinden. Viele dieser Technologien sind aber noch nicht final spezifiziert.

Präsentation zu den POWER9-Prozessoren von IBM auf der Hot Chips 28

Präsentation zu den POWER9-Prozessoren von IBM auf der Hot Chips 28 (Bild: Computerbase)

IBM plant den POWER9 in zwei Versionen: Eine ist auf den Einsatz in Dual-Sockel-Systemen optimiert und wird vorrangig in kleinen Workstations und kleineren Servern zum Einsatz kommen. Sollen aber mehrere hundert oder gar tausend POWER9 in einem System, womöglich auch mit weiteren GPU-Beschleunigern arbeiten, plant IBM eine Scale-Up-Variante, die dafür ausgelegt ist, riesige Speichermengen möglichst schnell anzusprechen. Bis zu 8 TB mit 230 GB/s sollen dabei möglich sein. Bei diesen beiden Varianten besteht dann noch die Auswahlmöglichkeit zwischen SMT4 und SMT8 für die Rechenkerne.

Für die Erhöhung der Rechenleistung soll aber nicht nur die Anzahl der Rechenkerne verantwortlich sein, sondern auch Optimierungen in der Architektur. Dazu gehören größere und schnellere L1-, L2- und L3-Caches. Auch AMD wählte für die Zen-Architektur ein verbessertes Cache-Design und will damit ab dem Frühjahr 2017 wieder gegen Intel auf Augenhöhe antreten.

Präsentation zu den POWER9-Prozessoren von IBM auf der Hot Chips 28

Präsentation zu den POWER9-Prozessoren von IBM auf der Hot Chips 28 (Bild: Computerbase)

Ein derart komplexer Prozessor wie der IBM POWER9 ist natürlich auch eine Herausforderung in der Fertigung. IBM lässt bei GlobalFoundries fertigen. Die Fertigung erfolgt in 14 nm HP in 17 Layern und insgesamt bringt es der Prozessor auf 8 Milliarden Transistoren. Vor dem Frühjahr 2017 werden keine konkreten Produkte auf Basis des POWER9 erwartet. Die ersten Supercomputer warten bereits auf ihre Rechenknechte und an erster Stelle stehen sicherlich die USA mit Summit und Sierra. Beide Supercomputer setzen auf IBMs POWER9, einmal mit Xeon-Phi-Beschleunigern und einmal mit Tesla-GPUs auf Basis der Volta-Architektur von NVIDIA.

Quellen und weitere Links KOMMENTARE (6) VGWort