News und Artikel durchsuchen
{{#data.error.root_cause}}
{{/data.error}}
{{^data.error}}
{{#texts.summary}}
[{{{type}}}] {{{reason}}}
{{/data.error.root_cause}}{{texts.summary}} {{#options.result.rssIcon}} RSS {{/options.result.rssIcon}}
{{/texts.summary}} {{#data.hits.hits}}
{{#_source.featured}}
FEATURED
{{/_source.featured}}
{{#_source.showImage}}
{{#_source.image}}
{{/_source.image}}
{{/_source.showImage}}
{{/data.hits.hits}}
{{{_source.title}}} {{#_source.showPrice}} {{{_source.displayPrice}}} {{/_source.showPrice}}
{{#_source.showLink}} {{/_source.showLink}} {{#_source.showDate}}{{{_source.displayDate}}}
{{/_source.showDate}}{{{_source.description}}}
{{#_source.additionalInfo}}{{#_source.additionalFields}} {{#title}} {{{label}}}: {{{title}}} {{/title}} {{/_source.additionalFields}}
{{/_source.additionalInfo}}
EPAC
-
Erster RISC-V-Beschleuniger des EU-Prozessors startet
Die European Processor Initiative (EPI) macht einen ersten erfolgreichen Schritt hin zu HPC-Hardware, die in Europa entwickelt und später auch betrieben wird. Für den EU-Prozessor fährt man dabei mehrgleisig und will die Hardware auf verschiedene Architektur-Beine stellen. Zentrale Komponente wird ein Rhea-HPC-SoC auf Basis von 72 Arm-Kernen nebst HBM2 sein. Doch es werden auch spezielle Beschleuniger entwickelt, die auf RISC-V... [mehr]