HBI
-
High Bandwidth Instance: ARM will SRAM auf 7 GHz beschleunigen
Um die Daten möglichst nahe und schnell an den Kernen oder Beschleunigern zu haben, sieht nahezu jedes CPU- oder GPU-Design eine Cache-Hierarchie vor. Mit der kleinsten Kapazität ausgestattet, aber am schnellsten ist der L0- oder L1-Cache – je nachdem wie der Hersteller diesen benennt. Er stellt die letzte Speicherebene dar, in der die Daten vorgehalten werden können. Abhängig vom Chip-Design und den Vorgaben im Hinblick auf die Chipgröße... [mehr]