News und Artikel durchsuchen
{{#data.error.root_cause}}
{{/data.error}}
{{^data.error}}
{{#texts.summary}}
[{{{type}}}] {{{reason}}}
{{/data.error.root_cause}}{{texts.summary}} {{#options.result.rssIcon}} RSS {{/options.result.rssIcon}}
{{/texts.summary}} {{#data.hits.hits}}
{{#_source.featured}}
FEATURED
{{/_source.featured}}
{{#_source.showImage}}
{{#_source.image}}
{{/_source.image}}
{{/_source.showImage}}
{{/data.hits.hits}}
{{{_source.title}}} {{#_source.showPrice}} {{{_source.displayPrice}}} {{/_source.showPrice}}
{{#_source.showLink}} {{/_source.showLink}} {{#_source.showDate}}{{{_source.displayDate}}}
{{/_source.showDate}}{{{_source.description}}}
{{#_source.additionalInfo}}{{#_source.additionalFields}} {{#title}} {{{label}}}: {{{title}}} {{/title}} {{/_source.additionalFields}}
{{/_source.additionalInfo}}
Memory Chiplet Dies
-
MCD mit 3D V-Cache: AMD scheint Grafik-Chiplets mit zusätzlichem Cache vorzubereiten
Einen Prozessor und eine GPU in ihren Aufgaben und Ressourcen in mehrere Chips aufzuteilen hat AMD aus technologischer Sicht sicherlich einen Vorteil verschafft. Mit dem aufgestapelten SRAM (3D V-Cache) des Ryzen 5 5800X3D und den Milan-X-Prozessoren wurde dann der nächste Schritt in dieser Chiplet-Strategie gemacht. Die nächste Ryzen- und EPYC-Generation mit dem zusätzlichen Cache steht ebenfalls schon in den Startlöchern. Dass sich... [mehr]