Hot Chips 28: Weitere Details zur Zen-Architektur von AMD

[Don]

<p><img src="/images/stories/logos-2016/amd-zen.jpg" style="margin: 10px; float: left;" />Auf der Hot Chips 28 hat AMD weitere Informationen zur Zen-Architektur veröffentlicht und geht dabei auf Bereiche ein, <a href="index.php/news/hardware/prozessoren/40090-amd-nennt-architektonische-details-zu-zen-summit-ridge-mit-intel-gleichauf.html" target="_self">die bisher noch nicht in dieser Form beschrieben wurden</a>.</p>
<p>Zunächst einmal zum Micro-Op-Cache, der in der Zen-Architektur eine der wichtigsten Neuerungen darstellt. Bereits dekodierte Code kann hier abgelegt werden und wird in der Folge in die Micro-Op-Queue überführt. Leider gibt AMD nicht an, wie groß der Micro-Op-Cache und die Queue sind. Um die Queue zu entlassen wird eine Erkennung von Schleifen versucht. Wird oder...<br /><br /><a href="/index.php/news/hardware/prozessoren/40143-hot-chips-28-weitere-details-zur-zen-architektur-von-amd.html" style="font-weight:bold;">... weiterlesen</a></p>

 

[Pazox]

Präsentation zur Zen-Architektur auf der Hit Chips 28

Steht so unter jedem Bild.

Ein CPU Complex besteht dabei aus vier Kernen mit den L1- und L2-Caches sowie anteilig einem L3-Cache von 1 MB pro CPU Complex.

Also hat der Zen Octacore nur 2 MB L3-Cache?

 

[Don]

Ich habe den L3-Cache-Part etwas überarbeitet. Es sind zwei Cache-Segmente zu jeweils 1 MB pro CPU Complex – also insgesamt 2 MB im CPU Complex.

 

[Pazox]

Das sind dann 4 MB für einen Octacore. Kommt mir immer noch ein bisschen wenig vor.

 

[ASCI3]

Wenn dafür die geschwindigkeit erhöht werden konnte, sollte es eig. Passen. Die sprungvorhersagen wurden auch verbessert soweit ich weis.

 

[Don]

Das sind dann 4 MB für einen Octacore. Kommt mir immer noch ein bisschen wenig vor.

Zwei Cache-Segmente zu jeweils 1 MB pro Kern – also insgesamt 8 MB im CPU Complex klingen besser und auch mit dem überein, was AMD vorher schon sagte.

 

[Pazox]

Ah okay, Danke.

 

[Nimrais]

Auf der Folie sind es 2MB pro Core, also 8MB L3 für 8 Kerne.
Ich bin gespannt wie zuletzt bei Bulldozer. Hoffentlich kommts diesmal so wie erhofft und mein Sandy kann in Rente

 

[ASCI3]

Schade ich habe mein mobo und cpu gekillt, und bekomme jetzt nen athlon II 860k. Werde den übertakten und hoffen dass sich er umstieg lohnt.

 

[Freak 1000]

DON:

Was stimmt denn jetzt, pro Mudul 1MB L3 oder 2 MB? ...

Ein CPU Complex besteht doch dabei aus vier Kernen mit den L1 und L2 Caches, sowie anteilig einem L3 Cache von 2 MB pro Kern.
Die 8MB L3-Cache sind in 1MB-Segmente unterteilt, oder etwa nicht

 

[Don]

Pro CPU Complex mit 4 Kernen 8 MB. Diese teilen sich aber auf in 4x 2 MB und diese wiederum in 2x 1 MB.

 

[Freak 1000]

oki, also 4mal 2MB wäre mir neu, es sind 8 1MB Segmente.
wie das dann den Kernen zugeteilt wird hat ja nix damit zu tun.

Ich shau mir die Bilder aber nochmal an .... passt aber

www.golem.de/news/summit-ridge-das-kann-amds-cpu-architektur-zen-1608-122824.html

Bild 7

Jeder Kern wird wahrscheinlich auf 2MB schnell zugreifen können, wobei das für SMT geteilt wurde.
Tests müßten dann ermitteln wie schnell ein Kern auf die anderen Segmente zugreifen kann ...

Warum habt ihr nicht alle Bilder am Ende des Artikels angefügt?

 

[NasaGTR]

Also kurz 4x2x1MB pro CCX (CPU Complex) welcher 4 Kerne hat. Ein 8 Kerner sollte also 16MB Cache haben wobei nur innerhalb eines solchen CCX die Zugriffszeiten sehr schnell gehen sollten.

AMD betont aber, dass jeder Kern auf jeden Bereich des Caches im CCX mit der gleichen Latenz zugreifen kann.

https://www.computerbase.de/2016-08/amd-zen-architektur/