Gerüchteküche: Zen 3 mit SMT4 und neue Navi- und Turing-Einsteigerkarten

[HWL News Bot]

Es gibt erneut interessante Gerüchte zur nächsten Zen-Architektur bzw. den dazugehörigen Prozessoren. Mit den Ryzen- und EPYC-Prozessoren sind die zwei wichtigsten Prozessoren-Serien von AMD auf Zen 2 umgestellt, die

 

[Rollo3647]

Die Intel Xeon PHI haben 4 threads pro Kern, die sind aber für ganz spezielle Anwendungen gebaut worden.

 

[KeinNameFrei]

Na ich weiß ja nicht... man hört selbst heutzutage noch immer mal wieder, dass Spiele entweder mit SMT im speziellen oder mit vielen Threads im allgemeinen Probleme haben. War doch erst kürzlich beim Threadripper so, bei dem mehrere Spiele mit den 16x2 Kernen schier überfordert waren, und nur dann flüssig liefen, wenn man im BIOS die aktive Kernzahl begrenzt hat. Wenn ich mir jetzt einen Achtkerner mit vierfachem SMT vorstelle, dann hat rennt man doch genau wieder in das gleiche Problem.

Sicherlich wird es in Anwendungen Vorteile bringen, keine Frage. Ich hoffe trotzdem, dass auch in Zukunft noch zumindest das ein oder andere Modell sich auf echte Kerne mit möglichst hoher Frequenz spezialisiert. Sowas trifft mein Profil deutlich besser als schiere Threadflut.

 

[Morrich]

PC Spiele sind nur ein verschwindend geringer Anteil an der Software, die auf den PCs dieser Welt läuft. Man sollte endlich mal von der Denkweise wegkommen, dass CPUs besonders gut mit Spielen klarkommen müssten.

Genau deshalb braucht es ja auch gar nicht unbedingt immer das High End Flagschiff für den geneigten Gamer. An dieser Stelle kommt man auch mit der Mittelklasse sehr gut weg und investiert sein Geld besser in eine stärkere Grafikkarte.

 

[Don]

Daher auch die Einschränkungen gleich im Text:

Sollte AMD tatsächlich an einem SMT4 arbeiten, würden Workstation- und Serveranwendungen natürlich am ehesten profitieren, da die Anwendungen in diesem Bereich eher auf die Verwendung von SMT ausgelegt sind. Inwiefern eine weitere Ausbaustufe des SMT bei den Ryzen-Prozessoren von Vorteil sein könnte, bleibt abzuwarten.

 

[Holzmann]

@Don
Wo habt ihr das Gerücht her, dass Zen3 4 threads pro Core bekommen soll?

 

[Don]

Da gibts diverse Diskussionen z.B. in Reddit-Threads. Einach mal Google anwerfen.

 

[Holzmann]

Ah ok die kannte ich, dachte es gäbe neue Quellen.
Das wäre schon eine Überraschung für Zen3 Desktop CPUs, zumindest ist aber von einem weiteren IPC Sprung auszugehen.

 

[Don]

Das ganze kann ja konfiguriert werden. Auf den EPYC-Prozessoren ermöglicht man eben SMT4, bei den Desktop-Prozessoren bleibt es bei SMT2.

 

[asve]

Gerade im Server/HPC Bereich wäre SMT4 ein ziemlich guter Bonus. Denn da zahlt man für Software Lizenzen meist pro physischen Kern. Wenn man die Anzahl der Threads verdoppeln kann ohne extra Lizenzkosten abdrücken zu müssen, macht das viel her.

 

[smalM]

Physical Registers competitively shared – das ist ja SMT für Arme

 

[DeckStein]

Physical Registers competitively shared – das ist ja SMT für Arme

Bei smt geht es darum das wovon am meisten da ist auzuteilen und damit mehr auszunutzen.

- - - Updated - - -

Gerade im Server/HPC Bereich wäre SMT4 ein ziemlich guter Bonus. Denn da zahlt man für Software Lizenzen meist pro physischen Kern. Wenn man die Anzahl der Threads verdoppeln kann ohne extra Lizenzkosten abdrücken zu müssen, macht das viel her.

Ist ja nicht so als ob die sw hersteller da ein anderes bezahlmodell einführen

- - - Updated - - -

Gerade im Server/HPC Bereich wäre SMT4 ein ziemlich guter Bonus. Denn da zahlt man für Software Lizenzen meist pro physischen Kern. Wenn man die Anzahl der Threads verdoppeln kann ohne extra Lizenzkosten abdrücken zu müssen, macht das viel her.

Wobei bei 4fach smt die zusätlichen 2 threads weniger zuwachs bieten sollten, da da einfach ressourcen die vom 2. Thread nicht genutzt werden weiter aufgeteilt werden. Ausser man verbreitert einige teile immens, aber dann kann man genausogut mehr kerne machen.

 

[Sir Diablo]

...
Wobei bei 4fach smt die zusätlichen 2 threads weniger zuwachs bieten sollten, da da einfach ressourcen die vom 2. Thread nicht genutzt werden weiter aufgeteilt werden. Ausser man verbreitert einige teile immens, aber dann kann man genausogut mehr kerne machen.

Tja, da du ja offenbar besser als AMD über das bestmögliche Design einer CPU bescheid weißt, schick noch schnell deine Bewerbung an AMD, damit sie diesen "Unsinn" nicht auch noch releasen...

 

[DeckStein]

Tja, da du ja offenbar besser als AMD über das bestmögliche Design einer CPU bescheid weißt, schick noch schnell deine Bewerbung an AMD, damit sie diesen "Unsinn" nicht auch noch releasen...

Arrogant wie wir ihn kennen.

1. Ist das in der news speekukierte nur ein gerücht, 2. Kann man nicht einfach os "breiter" machen, da muss mehr geschehen. Sonst würden wir schon eine fertige cpu in händen halten^^

 

[smalM]

Bei smt geht es darum das wovon am meisten da ist auzuteilen und damit mehr auszunutzen.

Es geht darum, CPU-Resourcen nicht ungenutzt zu lassen.
Register sind die wertvollste Resource überhaupt, es gibt davon nicht viele, sie sind deshalb nie ungenutzt und bei jedem Content-Switch muß der alte Registerinhalt weggeschrieben und der neue geladen werden und das zukünftig nicht für zwei sondern für vier parallele Threads.

 

[Sir Diablo]

@Stein
IBM macht das schon ne Weile so. Wenns effektiver wäre zwei Kerne mit 2-fach SMT anstelle von Einem mit vierfach SMT zu bauen, warum sollte das IBM dann tun? Du stellst diese krude Behauptung auf, dass das so sei - ich halte dir dazu nur den Spiegel vor - wenn du das nicht aushältst...

 

[DeckStein]

Es geht darum, CPU-Resourcen nicht ungenutzt zu lassen.
Register sind die wertvollste Resource überhaupt, es gibt davon nicht viele, sie sind deshalb nie ungenutzt und bei jedem Content-Switch muß der alte Registerinhalt weggeschrieben und der neue geladen werden und das zukünftig nicht für zwei sondern für vier parallele Threads.

Genau was ich gesagt habe nur in anderen worten. Einige sachen müssen verbreitert/erhöht werden, damit die anderen nicht ungenutzt bleiben. Wir sagen also das selbe.

- - - Updated - - -

@Stein
IBM macht das schon ne Weile so. Wenns effektiver wäre zwei Kerne mit 2-fach SMT anstelle von Einem mit vierfach SMT zu bauen, warum sollte das IBM dann tun? Du stellst diese krude Behauptung auf, dass das so sei - ich halte dir dazu nur den Spiegel vor - wenn du das nicht aushältst...

Weil eine cpu ohne software alleine genauso nutzlos ist wie software ihne cpu.

Und genau da setzt ibm an und hat software die genau für diese cpu geschrieben wurde und umgekehrt.

Im nicht ibm serverbereich gibt es zig verschiedene software moglichkeiten.

Lass also gut sein, AMD wird sicher mit den leuten viel darüber geredet haben und dahingehend entwickelt.

Nir einfach "breiter" ist eben nicht die lösung, intel hätte schon lange 8fach HTachen können. Warum dies nicht so ist, musst du intel fragen.

Es ist das henne ei problem.

 

[Shevchen]

Der Hauptknackpunkt wird halt wieder die Software sein. Die müsste passend optimiert für den einsatzzweck geschrieben werden und wie gut das funktioniert, sehen wir ja im "Gaming" Bereich, wo einige Engines mit mehr als 4/6 Kernen schon wieder nach unten skalieren, bzw. davon profitieren, SMT zu deaktivieren.

Es hat gute 10 Jahre gedauert, bis HT/SMT standardmäßig beim programmieren angekommen ist und es würde weitere 10 Jahre dauern, bis Software frei skalierbar geschrieben wird. Natürlich hat die Parallelisierung auch ihre Grenzen und ab einem bestimmten Punkt gehts halt einfach nicht mehr weiter bzw. der Aufwand, den Code noch weiter zu optimieren wäre so exorbitant hoch, dass kein Unternehmen das freiwillig bezahlen würde.

Auf der anderen Seite: Wenn man es nicht implementiert, würde nie was passieren. Ergo ist es gar keine so schlechte Idee bei den Servern damit anzufangen. Die haben am ehesten spezialisierte Anwendungen, die das "relativ" zeitnah auch umsetzen. Irgendwann kommt dann dieses Wissen auch mal in den Desktop-Bereich reingestolpert. Dann haben wir aber schon Zen 8.

 

[tonythebuilder]

Es hat gute 10 Jahre gedauert, bis HT/SMT standardmäßig beim programmieren angekommen ist und es würde weitere 10 Jahre dauern, bis Software frei skalierbar geschrieben wird. Natürlich hat die Parallelisierung auch ihre Grenzen und ab einem bestimmten Punkt gehts halt einfach nicht mehr weiter bzw. der Aufwand, den Code noch weiter zu optimieren wäre so exorbitant hoch, dass kein Unternehmen das freiwillig bezahlen würde.

Du redest immer noch vom "Gaming" Bereich?
Denn im non "Gaming" Bereich sind Multi-Core/CPU Anwendungen schon länger Standard.
Das ist so ähnlich wie damals die Umstellung von WinXP 32bit zu 64bit. In der Industrie schon lange normal, bei denn Heimanwendern nicht.

 

[Shevchen]

Ja, ist auf den Gaming Bereich bezogen. In den professionellen Anwendungen gibts schon längst frei skalierbare Software - en masse. Jetzt noch nicht unbedingt auf SMT4 optimiert, aber das würde dann auch recht fix kommen.

 

[Sir Diablo]

...
Es ist das henne ei problem.

Hmm... also ich hab hier genug x86 Software die mit SMT2 skaliert, warum sollte diese nicht von SMT4 profitieren?

Damit ist es kein Henne Ei Problem.

Im Übrigen wird auch Intel mit SMT4/8 um die Ecke kommen - dazu brauch ich nicht mal ne Glaskugel. Dann wird aber bestimmt nicht genörgelt...wa?

 

[DeckStein]

Hmm... also ich hab hier genug x86 Software die mit SMT2 skaliert, warum sollte diese nicht von SMT4 profitieren?

Damit ist es kein Henne Ei Problem.

Im Übrigen wird auch Intel mit SMT4/8 um die Ecke kommen - dazu brauch ich nicht mal ne Glaskugel. Dann wird aber bestimmt nicht genörgelt...wa?

Das geht schon tiefer in die materie. Smt4 ist mehr als "cpu mach das hier noch nebenbei".

Smt ist eine cpu funktion die ungenutzt sinnlos ist, oder sogar leistung kostet wenn zeitkritische routinen auf dem langsameren thread laufen.

 

[Sir Diablo]

Is ne Sache des Thread Schedulers, und dass jegliche Implementierung von SMT sinnlos ist, wenn man es gar nicht nutzen kann, ist irgendwie offensichtlich, nur gibt es schon genug gut skalierbare Software auf x86 und das wird in Zukunft mehr und nicht weniger werden.

Und falls es tatsächlich kommen sollte und nicht nur ein Gerücht ist, dann hat AMD hier sicherlich den Vergleich gemacht was pro Fläche mehr Leistung bringt (mehr Kerne vs breitere Kerne) und da hätte SMT4 dann wohl das Rennen gemacht - oder wie würdest du dir denn sonst die (unbestätigte) Entscheidung pro SMT4 erklären?

 

[Goldeneye007]

Ich hab noch gar nicht gelesen, dass wieder alle glauben, dass der Zen3 die Über-CPU wird.

 

[Holzmann]

Ich hab noch gar nicht gelesen, dass wieder alle glauben, dass der Zen3 die Über-CPU wird.

Nicht, dass dir der Hypertrain vor der Nase noch weg fährt:
[Sammelthread] AMD Zen3 mit guter Leistung pro Watt gegen Intel’s 10nm Ice Lake-SP CPUs in 2020?

Noch sind Karten zu bekommen

 

[Floyddotnet]

@Stein
IBM macht das schon ne Weile so. Wenns effektiver wäre zwei Kerne mit 2-fach SMT anstelle von Einem mit vierfach SMT zu bauen, warum sollte das IBM dann tun?

Die Aufteilung in Kerne ist der Zweidimensionale Architektur einer CPU geschuldet um zwischen den einzelen Funktionseinheiten kurze, vorhersagbare, möglichst gleichlange Singnalwege zu haben.

Optimal wäre es keine "Kerne" zu haben und alle Funktionseinheiten (die aktuell in Kerne aufteteilt sind) als eine Einheit umzusetzten. Dieser hat dann z.B. 16 Integer-Einheiten, 12 Load/Store Einheiten etc. (anstatt 4 Kerne mit 4 Integer Einheiten und 3 Load/Store Einheiten). Dann kann der CPU-Scheduler des OS's und der Dispatcher selbst entscheiden wie er die Funktionseinheiten füttert.
Das funktioniert aber nicht, da ich in einem Zwei-Dimensionalen Raum nur mit langen Singnalbahnen diese Aufteilung hin bekomme.
Dreidimensional wäre da mehr möglich aber dann kommen Temperatur-Probleme zu den Herstellungsproblemen dazu.

 

[Phantomias88]

4-Fach SMT?
Ist da was dran, wenn ja wären das nochmal eine Thread Verdoppelung.

Dann hoffen wir mal, dass ein Kern bis dahin groß genug ist.

 

[Holzmann]

Smt4 kommt sicher, ob auch für Desktop glaube ich eher nicht.

 

[Phantomias88]

Smt4 kommt sicher, ob auch für Desktop glaube ich eher nicht.

OK, wenn ein 3950X hypothetisch SMT4 hätte, sind es 64 Threads.
Oder anders herum 16 x 256 Bit = 4096 Bit FPUs <- kein Wunder können die Tensor Cores mit Virtualisierungen.

 

[Smartcom5]

SMT gab's schon '68 von IBM - und nicht erst '00 von Intel

In den Grundzügen wurde SMT bereits in den 1990er Jahren entwickelt. Ab 2000 verwendet Intel eine ähnliche Umsetzung in den Pentium-4-Prozessoren.

Auweia, da habt ihr ja mal gründlich daneben gegriffen! Weder hat's Intel entwickelt, noch war das in den 1990ern.

SMT wurde bereits erstmals 1968 von IBM entwickelt und eingesetzt – und mit DEC im damaligen Alpha unter Regie von Dean Tullsen in den Markt gebracht. Nur weil Intel das seinerzeit als erster in den Consumer-Markt brachte, heißt das nicht, daß die Technik von denen kam. Bisschen mehr Recherche (oder gleich Ahnung) hätte man Euch schon zutrauen können.

Smartcom