AMD Eypc 9005 Turin: Die ersten Prozessoren mit Zen-5-Kernen zeigen sich

[HWL News Bot]

Auch wenn die ersten Ryzen-8000-Prozessoren für das Modelljahr 2024 noch auf Zen-4-Kerne setzen, so wird AMD im kommenden Jahr seine wichtigsten Modellreihen auf Zen-5-Kerne umstellen. Die EPYC-Prozessoren mit Zen-5-Kernen drehen in Form früher Samples bereits seit einigen Monaten ihre Runden, nun sind weitere Fotos und Informationen aufgetaucht.
... weiterlesen

 

[AssassinWarlord]

Na hoffentlich erinnert die CPU nicht an die Turion Zeiten...

 

[Sir Diablo]

Schade, die kommen etwas zu spät. Wird bei uns dann noch mal Genoa werden.

 

[Holt]

da TSMC seinen 3-nm-Prozess für diese Art von HPC-Chips erst 2024 fertig haben wird.

Meint Ihr N3P oder N3X?

N3X is projected to offer at least 5% higher clockspeeds compared to N3P. This is being accomplished by making the node more tolerant of higher voltages, allowing chip designers to crank up the clockspeeds in exchange for higher overall leakage.

TSMC claims that N3X will support voltages of (at least) 1.2v, which is a fairly extreme voltage for a 3nm-class fabrication process. The leakage cost, in turn, is significant, with TSMC projecting a whopping 250% increase in power leakage over the more balanced N3P node. This underscores why N3X is really only usable for HPC-class processors, and that chip designers will need to take extra care to keep their most powerful (and power-hungry) chips in check.

Für EPYYC wäre also wohl N3P der passendere Node, aber für die Desktop RYZEN eher N3X, aber AMD wird sicher auch weiterhin die gleichen CCD Dies für Desktop und Server CPUs verwenden wollen.

N3P sollte auch schon früher in Massenproduktion gehen, wobei hier widersprüchliche Angaben gibt. Im oben zitierten Artikel von Anandtech vom 26.04.2023 findet sich auch diese Bild wonach N3P in H2 2024 in die Massenproduktion gehen soll:

Am gleichen Tag erschien bei Anandtech aber auch dieser Artikel über N2:

TSMC Outlines 2nm Plans: N2P Brings Backside Power Delivery in 2026, N2X Added To Roadmap

www.anandtech.com

Da findet sich diese Roadmap, wonach N2, N3P und N3X alle erst 2025 in Massenproduktion gehen sollen:

Dann hatten wir ja letzte Woche hier noch diese News:

3-nm-Prozess: Samsung soll bessere Ausbeute als TSMC erreichen - Hardwareluxx

3-nm-Prozess: Samsung soll bessere Ausbeute als TSMC erreichen.

www.hardwareluxx.de

 

[pillenkoenig]

sind demnach zwei zen 5c so gross wie ein zen 5?
also noch nicht so klein wie intel's kleine kerne, aber kleiner als 4c. (jeweils relativ zum grossen kern)

 

[nebulus1]

Als Datenformat soll zudem auch FP512 verarbeitet werden können. In Zen 4 verarbeitet AMD AVX-512-Befehlssätze in dem zweimal FP256 ausgeführt werden.

Ob der Autor verstanden hat, was er da schreibt?

Die großen AMD CPUs haben intern eine 512Bit Verdrahtung für AVX512. Die kleinen CPUs arbeiten Intern mit 2x256Bit Registern, die nach außen als 512Bit zu sehen sind.
Verarbeiten können beide CPUs, 512Bit Zahlen!
Man hat sich bei den Mainstream CPUs für AVX512 mit 2x256Bit entschieden, da diese Umsetzung billiger (aber auch langsamer) ist. Der Funktionsumfang ist aber gleich!

 

[Holt]

Die großen AMD CPUs haben intern eine 512Bit Verdrahtung für AVX512. Die kleinen CPUs arbeiten Intern mit 2x256Bit Registern

Gibt es Belege für diese Aussage? Ich kenn nur Belegen für die Aussagen das es bei Zen4 und Zen4c gleich ist und zwar so:

While much of AMD's briefings for the Ryzen 7000 desktop series were focused on gaming and other consumer workloads, one of the most exciting aspects for me with the Ryzen 7000 series is AMD now supporting AVX-512. But rather going for a 512-bit FPU data path and the possibility of reduced clock frequencies and power/thermal concerns, they employed a 256-bit "double pumping" strategy.

Darüber das die RYZEN 7000 die großen Zen4 Kerne haben, herrscht hoffentlich Einigkeit und ebenso, dass da die gleichen CCD wie in den Genoa EPYC und TR CPUs verbaut sind.

Verarbeiten können beide CPUs, 512Bit Zahlen!

Das bestreitet ja auch keiner.