Alles über den K10 (K8L ; Altair/Antares/Arcturus) *Sammelthread*

Status
Für weitere Antworten geschlossen.
Stimmt schon, ist nur die Frage wie umfangreich ein solches BIOS geschrieben werden muss, denn vier System-/Referenztakte und dazu dann 4 Ramteiler .. das wird übel, müsste aber mit viel, viel Arbeit umsetzbar sein xD
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Also viel versteh ich ja nicht von prgrammieren - muß ja niemandem auf die Nase binden, daß ich gar nix davon kapier - aber wenn ich im BIOS Multi, Ref-Takt und HT-Multi für einen Prozzi, also Kern, unterbringe, wie schwer ist es dann wirklich, das vierfach zu integrieren? Liegt die Schwierigkeit darin, die Kerne einzeln anzusprechen, also aus Sicht des BIOS? Ich meine, wenn ich als Architekt im Haus noch zwei Toiletten integrieren soll, bau ich ja auch nicht noch mal zwei Häuser, bzw zwei Stockwerke extra ... oder hab ich da was son bissel was verpeilt im Untericht? Das Einzige was dabei zu berücksichtigen ist, ist doch "nur" Organisation des Ganzen, und die kann - aus meiner Laiensicht - doch nicht so schwer sein, daß ich doch zwei neue Häuser für die beiden Toiletten einbauen muß, oder!? :eek: / :hmm:

Gruß

Cypher
 
Zuletzt bearbeitet:
Glaub ma, dass es mit der Hardware nicht amchbar ist 4 verschiedene Referenztakte zu erzeugen, da fehlen bestimmt 3 Taktgeber ;)
 
Es gibt nur einen Referenztakt. Alle anderen Takte werden über jeweils einen Multiplikator erzeugt. Allerdings scheint nicht nur jeder Kern, sondern auch der Speichercontroller über eine eigene Taktdomäne zu erhalten, was endlich vollständige Speichertakte ohne Teilerverschnitt auf jeder CPU Taktrate erzegt werden kann.
 
Stimmt schon, ist nur die Frage wie umfangreich ein solches BIOS geschrieben werden muss, denn vier System-/Referenztakte und dazu dann 4 Ramteiler .. das wird übel, müsste aber mit viel, viel Arbeit umsetzbar sein xD
Also, wenn ich das richtig verstanden habe, arbeitet der Memorycontroller unabhängig vom "Referenztakt"
Zitat:
Durch die Möglichkeit die Takte je Core einzustellen könnte es bei Single-Threaded Applikationen, die die anderen drei Cores kaum auslasten möglich sein den einen verwendeten Core umso stärker zu übertakten - der Speichercontroller wird von einer eigenen PLL getaktet und ist unabhängig.
 
wir werdens sehen :)

Bleibt nur zu hoffen, dass sich das mit meinem [printed] Abo regelt ...
Hatte bestellt und überwiesen. Da schaue ich heute ma aufs Konto und sehe nre Rücküberweisung oO ?
Gleich Email raus, hoffentlich geht das flott!
 
Zuletzt bearbeitet:
Also, wenn ich das richtig verstanden habe, arbeitet der Memorycontroller unabhängig vom "Referenztakt"
Zitat:
Durch die Möglichkeit die Takte je Core einzustellen könnte es bei Single-Threaded Applikationen, die die anderen drei Cores kaum auslasten möglich sein den einen verwendeten Core umso stärker zu übertakten - der Speichercontroller wird von einer eigenen PLL getaktet und ist unabhängig.

Nein, der Memcontroller ist genauso abhängig vom Referenztakt wie alles andere. Du hast das also falsch verstanden. Der Mem Controller und damit der I/O Bereich hat allerdings einen eigenen Multiplikator und damit eine eigene Taktdomäne, genau wie jeder der 4 Kerne. Laut AMD kann man alle Multiplikatoren frei einstellen (innerhalb ihrer Teiler natürlich), was bedeuten würde, dass man alle Kerne unabhängig voneinander und unabhängig vom I/O Bereich übertakten kann, was für OCler eine extrem gute Sache sein drüfte. Ein Beispiel: Du stellst den Ref-Takt auf 250MHz anstatt auf 200, der Mem I/O Bereich taktet anstatt auf 2000MHz zu takten auf 2,5GHz hoch. Damit steigt der Speichertakt (Teiler 10) von 200MHz (DDR800) auf 250MHz (DDR1000). Hebst du den Mem Teiler auf 12,5 an, hast du wieder 200MHz für den Speicher. Das ist alles so wie bisher. Aber, du kannst jetzt den Multiplikator jedes einzelnen Kerns zusätzlich ändern. Läuft die CPU mit 200MHz Ref Takt, I/O mit 10er Multi (2GHz) und die 4 Kerne mit Multi 12 (2,4GHz), so kannst du die CPU bei einem Reftakt so einstellen, dass 2 Kerne auf 3GHz laufen (250x12) und 2 mit 2,5 (250x10).
 
Zuletzt bearbeitet:
Wow hört sich gut an, wenn das so stimmt. Da kann man nur hoffen, dass auch schnellstmöglich ordentliche AM2+ Boards kommen, am besten mit RD790 :drool:
 
http://www.k-hardware.de/news.php?s=c&news_id=6516
Zudem können Leseoperationen vom IMC neu angeordnet werden sowie Schreiboperationen vorgezogen werden. Letzgenannte Operation ist dann möglich, wenn der Lesevorgang nicht vom Schreibvorgang abhängt. Weiters verfügt der IMC über einen Prefech Buffer, der eine gesamte Cache Line zwischenspeichern kann. Der Speichercontroller kann unabhängig von den CPU-Kernen heruntergetaktet werden, wobei man auch die Spannung unabhängig absenken kann. Dies ist jedoch nur mit getrennten Power Planes möglich, wie sie auf dem aktualisierten Sockel AM2+ zum Einsatz kommen.

Diese Neuerungen eröffnen auf für Übertakter ganz neue Möglichkeiten. So soll man mit dem K10 die CPU übertakten können, ohne den Speichertakt zu verändern. Somit kann man den Speicher auf einem stabilen Niveau takten, während man die CPU weiter nach oben taktet.
 
Nein, der Memcontroller ist genauso abhängig vom Referenztakt wie alles andere. ......
Sorry, aber ich bin mir ziemlich sicher , da liegst Du falsch.
Flak_IMP schrieb:
.....
Diese Neuerungen eröffnen auf für Übertakter ganz neue Möglichkeiten. So soll man mit dem K10 die CPU übertakten können, ohne den Speichertakt zu verändern. Somit kann man den Speicher auf einem stabilen Niveau takten, während man die CPU weiter nach oben taktet.
Danke für den Link.
Also doch so, wie ich es vermutet habe.
Sind ja ganz neue Perspektiven :d
 
Oo

das ganze ist gibt es doch schon beim 680I
 
Bloß ist es bissl schwierig ne AM2 CPU aufn 680I oder RD600 zu kriegen... also für AMD/K10-User ne willkommene Neuerung :d

btw
auch interessant, dass sowohl nVidia als auch ATi das drauf haben bzw. bringen, Intel (Chipsätze) aber nicht
 
Zuletzt bearbeitet:
Ach ein bissel basteln und ein paar Pins umlöten und dann geht das ... :lol: Naja, wir werden in drei bis vier Wochen die ersten Berichte haben und sehen was Masse ist.

Gruß

Cypher
 
Zuletzt bearbeitet:
na toll...

http://www.cpilive.net/v3/inside.aspx?scr=n&NID=1320

Richard says, “In the third quarter, we will have the launch of Barcelona, a quad core processor that will bring a much improved performance per watt and not at all just an evolution of the previous generation processor. In the 4th quarter, we will have the desktop version of Barcelona in both dual core and quad core implementations.”
 
wieso vergeht die zeit so langsam bis zum erscheinen und wieso ist das geld verdienen für die hardware auch noch so hart :fresse: :lol:

und außerdem, wieso funktioniert NDA bei AMD/ATI ?! bei Intel hatten user 3-4 monate vor launch schon ES CPU auf dem prüfstand! und der QUAD war schon n halbes jahr davor bei XS zu begutachten! warum ?:shake: ich will endlich infos und wissen was sache is, sonst wartet man womöglich noch um sonst wegn nur 5% mehr leistung...(weis wird mehr ;) )

das mit der möglichkeit des taktens der CPU unhabhängig vom RAM find ich mal was gutes... scheitere bei meinem s939 am RAM und wenn ich den teiler rutersetze läuft der RAM zu langsam...
 
lehn dich zurück, warte 6 Monate, dann wirst du die Antworten erhalten :-/
 
@biZZarre
Man sollte eben nicht vergessen, dass AMD im Vergleich eine sehr kleine Firma ist. Die andere Firma könnte eigentlich AMD locker 4 mal kaufen. Wir haben ja gesehen, dass die andere Firma trotz etwas schlechterer CPU kaum Marktanteile verloren hat. Die Gründe kennen wir ja. AMD muss eben sehr vorsichtig sein denn der Druck ist enorm gross. Kann man ja hier in dem Forum sehr gut verfolgen was passiert wenn man sogar die Leistung minimal gesteigert hat aber trotzdem ~20% hinten liegt.
Aber man sollte auch nicht in Panik verfallen.

Denn es wird auch im
Mai/07 Menschen geben die nun Server brauchen.
Es wurden ja weiterhin Menschen geboren die ~August/07 sich einen PC kaufen werden.
Das Leben ist ja nicht stehen geblieben im Juli/06.
 
Infos zusammengefaßt:

"AMD: Details zu Barcelona / K10
Dreistufige Cache-Architektur

Es sind mal wieder Infos zu AMDs neuem Prozessor-Design an die Öffentlichkeit gebracht worden. Bisher wurde dieses unter dem Codenamen "Barcelona" gehandelt, dieser Name gilt wie nun bekannt wurde aber nur für die Quad-Core-Opterons für Server. Diese Opterons basieren auf der "K10"-Architektur, die früher "K8L" genannt wurde. Auf der gleichen Architektur werden auch die CPUs für Desktop-Rechner "Stars" (2 Kerne) und "Cities" (4 Kerne) sowie "Hawk" und die Notebook-CPU "Griffin" (2 Kerne, Anfang 2008) basieren.

K10.jpg



Der Speicherkontroller bei der K10-Architektur kommt mit DD2-RAM mit bis zu 667 MHz zurecht. Der Prefetch-Buffer, welcher aktiv wird, wenn Daten und Instruktionen angefordert werden, fasst 32 Byte. Die dreistufige Cache-Architektur besteht aus den 128 KByte großen L1-Caches und den 512 KByte großen L2-Caches. Sowohl von L1- als auch L2-Cache besitzt jeder Kern einen eigenen. Alle Kerne zusammen greifen auf einen 2 MByte großen L3-Cache zu.
Der Kontroller kann auf alle 3 Arten von Caches zugreifen und dabei auch Daten vom einem L1-Cache in einen anderen transferieren. Dabei muss ein Umweg über L3- und L2-Cache gemacht werden.
Neben der neuen Speicherarchitektur sollen auch die 128 Bit breiten SSE-Einheiten mit ebenso breitem Bus für Geschwindigkeitszuwächse sorgen. AMD verspricht bei Geiltkommaanwendungen bis zu 80 Prozent mehr Leistung im Vergleich zum derzeitigen Opteron und im Schnitt eine Verbesserung um 40 Prozent.
Die Leistungsaufnahme soll unter anderem durch das Abschalten ganzer Kerne reduziert werden. Die Takte der Kerne werden über das Bios reguliert werden können. Bei Single-Thread Anwendungen kann der einzelne laufende Kern auf Wunsch deutlich höher getaktet laufen. AMD gibt hierbei keine Empfehlungen und überlässt diese Tuning-Möglichkeit den Mainboard-Herstellern.
Diese werden für die neue Architektur zwei Versorgungsspannungen verbauen müssen wenn sie das Abschalte-Feature unterstützen wollen. Der Sockel wird in diesem Fall dann "AM2+" heißen. Wer noch den alten AM2-Sockel verwendet kann auch die neuen, im 65 nm-Verfahren hergestellten CPUs nutzen. Diese verbrauchen dann aber etwa 10 Prozent mehr Strom. Das Erscheinungsdatum für die neue Technologie ist weiterhin recht schwammig mit "Mitte 2007" angegeben.
"





Quelle: Golem
 
The K10 part codenamed Barcelona is up and running. It's not ready for launch, but AMD has already got parts ready and working.

We don't have many numbers but at least in specfp_rate2000 Barcelona ends up a bit less than 50 percent faster than Intel quad core codenamed Kentsfield.

Super Quelle, was sagt diese aus? Null!

Die K-10 CPU ist noch nicht für den verkauf vorbereitet, aber amd hat einige Fertig und am laufen!

super das weiss doch jeder...... aber rücken keine Zahlen raus um sich nicht zu blamieren ;)! *joke*

Wir haben nicht wirklich viele Zahlen(fakten:d), aber auf jedenfall ist er fast 50% im specfp_rate2000 bench schneller als ein Intel Quad Core Kentsfield.

Ja, klar, woher kommen den diese Zahlen, niemand weiss es....... :rolleyes:

so ein Quark kann jeder auf seine HP knallen um Fanboys zum jubeln zu bringen.

Man sollte auf dem Teppich bleiben und abwarten, im Moment ist Intel weit vorn, darüberhinaus seit einem Jahr und der Launch Termin vom K10 verschibt sich andauernd.

Ich hatte vor dem C2D einen Toledo @ 3,2Ghz, tja, da war plötzlich Intel schneller, nun hab ich einen Intel, sollte der K10 schneller werden, wird es dann halt wieder ein AMD.

soll ich aber wirklich 1,5Jahre auf einen schnelleren Prozessor von meinem "Lieblingshersteller" warten? ich denke, NEIN!

Intel ist schneller, basta, warten wir den k10 ab, dann haben wir Fakten und keine Fanboy Quellen und Zitate Sammlung!

mfG
 
Zuletzt bearbeitet:
Mal eine ganz andere Theorie über den möglichen Erscheinungszeitraum der Prozessoren:
Orientieren wir uns doch einfach am Sternenhimmel!
Wenn die K10er schon Namen von Sternen tragen, wieso sollten sie dann nicht auch gemeinsam mit ihren Namenspaten erscheinen?

Der Himmel am 1. Mai um 23:00 MESZ:

mai20054c5.gif


Es sind bisher nur Arktur im Bärenhüter (Boötes) und die Spica im Sternbild Jungfrau sichtbar.


Nun ein Blick auf den 1. Juni 23:00 MESZ:

juni20052c0.gif


Alle namensgebenden Sterne sind nun aufgegangen und befinden sich gleichzeitig am Himmel:
Altair (oder auch Atair) im Adler, Antares im Skorpion und die bekannten Arktur und Spica.
Also müssen die K10er in dieser Zeit auch definitiv auf den Markt kommen. Und allerspätestens im August müssen die Prozessoren auf dem Markt in großer Menge verfügbar sein, denn dann gehen Spica und Arktur schon langsam wieder unter.

Ist doch auch mal eine nette Theorie. ;)
 
Zuletzt bearbeitet:
eine sehr gute Theorie, meine Stimme dafür hast du :bigok:

Antares kommt also aus dem Skorpion-Sternbild. Für mich als Skorpion passt der dann ja noch mehr, als ich bisher dachte :d
 
Super Quelle, was sagt diese aus? Null!
[...]

Sie sagt dir daß der K10 fertig ist und jetzt in Produktion geht. Zudem wird ein Benchmark genannt und Hinweis wie die Performance des K10 im Vergleich zum Kentsfield einzuschätzen ist. Also sagt diese Quelle ziemlich viel aus, auf jeden Fall mehr als du wusstest.


@3-De-Ef-Iks: Glaube ich nicht so dran ;)
 
Zuletzt bearbeitet:
Status
Für weitere Antworten geschlossen.
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh