AMD mit Zen 3 und Zen 4 im Plan – Navi und Rome im 3. Quartal (Update)

[Holt]

Ob bzw. wie die alten Chipsätze kompatibel mit PCI-E 4.0 sind weiß man ja noch nicht.

Das die alten Chipsätze kein PCIe 4.0 können, ist klar, aber dies hat ja nichts mit der Frage zu tun ob die Boards PCIe 4.0 bei den Lanes von der CPU unterstützen. Dafür ist auch nicht der Chipsatz relevant, die Lanes gehen ja nicht über ihn, sondern das Layout der Boards selbst, also wie lang die Verbindung von CPU zum Slot ist und wie die geroutet wurden.

Bei Threadripper hat AMD aber die Möglichkeit einen neuen neuen Sockel zu bringen, denn meines Wissen haben sie da nicht das Versprechen abgegeben den bestehenden bis 2020 zu unterstützen. Andererseits spielen gerade bei TR ja vor allem die PCIe Lanes direkt von der CPU die Hauptrolle, damit würde es reichen wenn neue Versionen der Boards erscheinen und um die neuen Versionen als solche kenntlich zu machen, könnte man einen neuen Chipsatz, z.B. einen X599, bringen, egal ob dieser dann dem X570 entspricht oder einfach nur ein umbenannter X399 ist, die neue Bezeichnung ist vor allem für die Unterscheidung zwischen neue und alten Boards wichtig.

 

[Holzmann]

Analysing Navi - Speculation and Leaks - Part 1 - YouTube

Einfach mal anschauen ohne Vorbehalt.

ps. Arcturus scheint nicht der Codename für eine neue Architektur zu sein.

In Teil II behauptet er, dass AMD die Navi-Präsentation kurzfristig gestrichen habe. weil die Navi GPUs tiefergehende Fehler aufwiesen:
Analysing Navi - Part 2 - YouTube

Zudem wird von schlechte Taktraten und weiteren Probleme gesprochen.

Das sind leider keine guten News und kommt ziemlich plötzlich, meint ihr das da was dran ist, hat einer von wo anders dazu noch was gehört?

 

[Tech Enthusiast]

So langsam wird es irgendwie ermüdend mit den ganzen Vermutungen und Hoffnungen.
Kommt ja nahezu jede Woche wieder so ein Artikel und dann wieder die gleichen Diskussionen.

Wir wissen halt einfach nichts sicher und erhoffen uns alle trotzdem viel zu viel vermutlich.

Nach meinem Exkurs zu AMD (via 2700X) bin ich leider noch unsicherer als zuvor.
Rein an der Leistung schrauben wird nicht reichen für AMD. Da sind allein bei mir nen halbes dutzend Baustellen aufgekommen, die auch Kunden vergraulen.
Nur eine der Baustellen war Leistungsbezogen.

Aber auch das sehen wir erst, wenn die Chips da sind.
Egal wie toll wir meinen die Zeichen deuten zu können, wir wissen im Endeffekt gar nichts.

 

[Holzmann]

@Tech Enthu
Dachte es läuft jetzt alles, was hast du den noch für Baustellen?

 

[Gamerkind]

In Teil II behauptet er, dass AMD die Navi-Präsentation kurzfristig gestrichen habe. weil die Navi GPUs tiefergehende Fehler aufwiesen:

Zen1 hatte laut Gerüchtne auch tiefgreifende Fehler, hat sich aber alles als Blödsinn herausgestellt.

 

[Trambahner]

Können die Ryzen 3000 mit ihren Boards PCIe-Bifurcation und ist ECC validiert?

 

[Holzmann]

Neuer Leak nennt alle Preise zum vollständigen Navi Lineup:
AMD Navi 20 GPU Delayed Till 2020, 7nm Radeon RX Navi Specs Rumor

Navi ab 75 Watt!!

 

[Gamerkind]

Wenn Navi angeblich nicht den Takt von Vega20 erreicht, wie soll Navi@40CUs dann so schnell wie eine Vega56 sein?

Da müßte die IPC ja ordentlich gestiegen sein.

 

[MENCHI]

Wird nicht schneller, nur effizienter. Ähnliche Kiste wie GTX980Ti - GTX2070 - GTX1660Ti

 

[Hyrasch]

Wie möchte ein Außenstehender die navi GPus analysieren wenn diese noch gar nicht käuflich sind?!
Den Mainstream-Markt bedienen - dies schließt schneller als eine Radeon VII aus. Und Mainstream ist hier sichtlich zu erkennen auf den Preis bezogen. 150 - 300 € heit ja Mainstream heutzutage.
Vllt. gibt es nächstes Jahr eine high-end Variante.
Coreteks erwähnt irgendwo um ~ 10:00 Min. wohin die Reise geht. Profile: LISA SU - A new AMD is rising - YouTube
Am Ende bedienen noch die amd Mitarbeiter alle cloud gaming Dienste und läuten die Ära der pc Hardware ein wie wir sie jetzt kennen.

4,5 4,7 GHz max. Turbo-Frequenz (für 1 - 4 Kerne) bei in etwas gleicher Leistung wie die intel core 9xxx Reihe, bei deutlich reduzierter Leistungsaufnahme zum etwas geringeren Verkaufpreis. Klingt fair für mich.
Wer die letzten +5 % Leistung möchte kauft sich halt den intel 9900 k oder den kommenden 10 Kern-Prozessor, übertaktet diesen wie verrückt auf 5+ GHz, und hilft dabei die Polkappen noch schneller schmelzen zu lassen.

 

[Tech Enthusiast]

@Tech Enthu
Dachte es läuft jetzt alles, was hast du den noch für Baustellen?

Och, eher Socketbezogen.
Hab z.B. den Stock Cooler runter machen wollen, nachdem alles fertig getestet war.
Nur hat der Kühler die CPU mit aus dem Socket gezogen (was bei Intel Sockets halt kein thema ist, da sie festgehalten werden).
Resultat: Pins verbogen dadurch und nach 30min Pins gerade biegen, geht die CPU zwar wieder, aber nur noch in Single Channel.

Will nicht behaupten, dass es ein AMD Fehler ist. Ich hätte das ja früher checken können und den Stock Kühler gar nicht erst installieren können.
Aber so Details bleiben hängen. Ohne es zu wollen, habe ich damit direkt zwei potenzielle Kunden verschreckt. Kumpel war mit seiner Frau da, wollt sich mein System ansehen. Da dachte ich: Mensch, dann hast endlich ne Ausrede den dummen Kühler zu wechseln.
Naja, die zwei waren vorher offen für einen Wechsel zu Zen 2. Jetzt,... eher nicht mehr so.

Is halt irgendwie schade.
Hab echt versucht dem ne Chance zu geben, aber irgendwie passieren alle möglichen Dinge, die halt einfach nerven und die mir einen Aufpreis (selbst auf den doppelten preis) wert sind. :-(

 

[RAZ0RLIGHT]

Also wie vermutet zu 90% User Error bei dir...
Und dann immer so Aussagen wie

Ohne es zu wollen, habe ich damit direkt zwei potenzielle Kunden verschreckt.

oder

Naja, die zwei waren vorher offen für einen Wechsel zu Zen 2. Jetzt,... eher nicht mehr so.

und

Is halt irgendwie schade.
Hab echt versucht dem ne Chance zu geben, aber irgendwie passieren alle möglichen Dinge, die halt einfach nerven und die mir einen Aufpreis (selbst auf den doppelten preis) wert sind. :-(

Weiß ja nicht wie du mit deiner Hardware umgehst aber sehr sehr viele andere Menschen scheinen damit keine Probleme zu haben.

 

[Tech Enthusiast]

Du meinst also, dass ich die Hardware wild rumwerfe, nur weil ich nicht dran gedacht habe, dass AMD die CPU nicht im Socket hält?
Google doch mal aus Spaß nach "AM4 Socket cooler pulls out CPU". Das scheint lustigerweise sehr vielen zu passieren. Inklusive Tech YouTubern mit 500.000+ Subs und Jahren an Erfahrung.

Dass es User Error war, habe ich übrigens selber gesagt. Aber nett nochmal darauf hinzuweisen.
Ändert nichts daran, dass es halt nervig und vor allem komplett unnötig ist. Intel bekommt es doch auch hin sowas zu verhindern. Ein riesen Argument? Sicher nicht. Aber halt eine von vielen Baustellen, die einfach komplett unnötig sind.
Aber so lange es Leute gibt, die einer Firma einfach blind alles entschuldigen, ist ja alles gut. Warum sollte AMD auch irgendwas verbessern, wenn sie doch schon so perfekt sind?

 

[flxmmr]

glücklicherweise kaufen 95% des Marktes ihre Rechner fertig. Von den verbleibenden 5% schaffen es dann sicher auch mindestens 80% den Kühler entlang der Boardnormalen abzuheben, wenn die CPU dranhängt... Macht also <1% der, die damit nicht klar kommen, das ist denke ich, wenn man die nicht als Hauptzielgruppe hat, durchaus erträglich, derartige Spezialisten haben i.d.R. auch mit der Konkurrenz ihre Probleme.

 

[RAZ0RLIGHT]

@Tech Enthusiast
LGA und PGA haben beide Vor und Nachteile, Intels Lösung als klar besser darzustellen halte ich für falsch.

LGA or PGA : Amd Pauls Hardware - LGA vs PGA! Which is better? : Amd

ps. keiner hat jemals gesagt, dass AMDs Produkte perfekt sind, aber das was du hier monierst ist schon Haarspalterei.
Du siehst ja selber ein, dass es User Error war und dennoch willst du die Schuld AMD zuschieben, das stört mich.

Back to Topic würd ich sagen.

 

[Tech Enthusiast]

was du hier monierst ist schon Haarspalterei.

Auch das habe ich selber so eingeschränkt.
Es ist sicher kein Kauf / nicht-Kaufgrund. Es ist eines der vielen kleinen Dinge, die in Summe halt weh tun für AMD. Nicht mehr, nicht weniger.
Dass man, wenn man sowas anspricht, direkt als Depp hingestellt wird von den AMD Fans, habe ich durchaus schon an anderer Stelle belustigt hingenommen. Auch eines der kleinen Dinge. Die Elitist-Community, die nur ihre eine Realität zulässt. ;-)

 

[Infi88]

So langsam wird es irgendwie ermüdend mit den ganzen Vermutungen und Hoffnungen.
Kommt ja nahezu jede Woche wieder so ein Artikel und dann wieder die gleichen Diskussionen.

Wir wissen halt einfach nichts sicher und erhoffen uns alle trotzdem viel zu viel vermutlich.

Nach meinem Exkurs zu AMD (via 2700X) bin ich leider noch unsicherer als zuvor.
Rein an der Leistung schrauben wird nicht reichen für AMD. Da sind allein bei mir nen halbes dutzend Baustellen aufgekommen, die auch Kunden vergraulen.
Nur eine der Baustellen war Leistungsbezogen.

Aber auch das sehen wir erst, wenn die Chips da sind.
Egal wie toll wir meinen die Zeichen deuten zu können, wir wissen im Endeffekt gar nichts.

Eigentlich schon, du musst halt wissen was aus offizieller Quelle stammt und garnierst das mit Leuten die zuverlässig Insiderinformationen gebracht haben, was irgendwelche Forenfett***** mit peinlichen Fanboy Avataren so posten interessiert eigentlich niemanden.

Zusammengefasst und als relativ sicher gilt;
Ryzen 3K 7nm; native 16 Core als Speerspitze; über die gesamte Palette mehr IPC von etwa 12-17% per clock + mehr clock generell(wahrscheinlich 4.4-4.6ghz all core boost); mehr Bandbreite und Konnektivität im 14nm Chipsatz, trotzdem gehen wie versprochen sogar die alten Sockel natürlich.

Navi 10 effizentere Mittelklasse die höchstwahrscheinlich um die RTX-2070 in DX anzusiedeln ist, ob das die Preise drücken kann und AMD schafft die Herstellungskosten niedrig zu halten bleibt fraglich, man wird sich einfach in das Marktsegment wo man dann gelandet ist einreihen.

Die stärkste Navi 20 sollte für um die 500 Dollar kommen und 10% schneller sein als die Radeon 7 für 2020, das scheint man aber verkackt zu haben und macht jetzt erstmal Konsole und Cloud Gaming

Was du allerdings speziell mit Baustellen meinst versteh ich nicht ganz ?

 

[sweetchuck]

Weiß ja nicht wie du mit deiner Hardware umgehst aber sehr sehr viele andere Menschen scheinen damit keine Probleme zu haben.

Mir ist das mit meinem Ryzen auch erstmals passiert, allerdings glimpflich ohne verbogene Pins. Und ich baue seit 25 Jahren an PCs rum, so Sprüche wie "wie du mit deiner Hardware umgehst" kannste dir also gerne mal sparen. Der Sockel sollte die CPU besser festhalten, fertig.

 

[Holt]

Zu 16 Kernen hat AMD keine Aussage gemacht, sondern nur:

We can even see what appears to be a dip in the PCB (images below) that would serve as a mounting point for another eight-core chiplet. AMD's Lisa Su has commented that the design obviously leaves room for another chiplet, and that "you might expect that we will have more than eight cores." However, Su did not specify how many more cores will come with the processors, or if they would arrive during the initial launch or come as a follow-up series of chips.

16 wäre bei den 8 Kernen pro Chiplet das Limit des Machbaren, aber es gibt keine gesicherten Erkenntnisse, dass oder wenn ja wann AMD dies auch bringen wird. Und wieso sollte irgendwelche Taktraten als relativ sicher gelten? Es gibt nur Gerüchte und keinerlei Aussagen oder auch nur Hinweis von AMD zu den Taktraten. Über die IPC gibt es hingegen schon eine klare Aussage von AMD:

In this case, AMD claims a 29% increase in IPC when comparing Zen 2 to Zen 1 in "combined floating point and integer benchmarks." Floating point operations are commonly known as FLOPs. This is a common way to quickly describe how fast a CPU or GPU may be in a floating point heavy workload. According to AMD, in this type of workload the IPC uplift will be 29%

Und was meinst Du mit "14nm Chipsatz", den I/O Chip? Denn ich finde leider keinen Hinweis auf den für die externen Chipsätze verwenden Fertigungsprozess.

Wie wissen im Grund nur, dass Zen2 Chiplets mit 8 Kernen hat die in 7nm gefertigt werden. Der I/O Chip hat weiter Dual Channel RAM, da der AM4 nicht mehr RAM Kanäle erlaubt und auch die Zahl der PCIe Lanes wird sich aufgrund des Sockeln nicht ändern, aber es werden nun PCIe 4.0 Lanes sein. Ob auch heute bestehende Boards PCIe 4.0 unterstützen und wenn, bei welchen Slots, wissen wir nicht, mit Sicherheit wird man PCIe 4.0 mit den kommenden Boards (mit 500er Chipsätzen) nutzen können. Wir wissen auch, dass nicht alle heutigen AM4 Board Matisse unterstützen werden:

ASRock hat die BIOS-Updates nun ganz offiziell angekündigt. Die aufgelisteten Mainboards mit X470-, B450-, X370-, B350- und A320-Chipsatz sollen mit dem entsprechenden BIOS die „in Kürze verfügbaren neuen AMD Ryzen-Prozessoren“ unterstützen, so ASRock. Die Liste klärt zudem in puncto Kompatibilität der neuen Prozessoren mit dem A320-Chipsatz auf: Demnach unterstützt der A320-Chipsatz nur die neue Generation der Ryzen-APUs, die unter dem Codenamen Picasso bekannt sind. Die anderen Chipsätze werden neben Picasso auch die Ryzen-CPUs Matisse unterstützen.

A320 Chipset*

*Supports AMD Next-Gen Ryzen series APU only.

Wie es bei den (A320er) Boards der anderen Hersteller aussehen wird, muss man abwarten, aber nicht jedes AM4 Board wird eben auch die neuen Zen2 CPUs unterstützen.

Außerdem wissen wir, dass AMD die Margen verbesser und die Preise der CPUs sich an deren Leistung orientieren werden:

Auf die Nachfrage eines Analysten, ob der Preis der CPUs in Zukunft steigen wird und so mehr Gewinne abwerfen könnte antwortete AMD mit einem klaren Ja. Mit steigender Leistung werde sich auch der Preis erhöhen.

"So, as we look at the new generations of Ryzen, our goal is certainly to improve the mix of the products. And so we think, as we improve the performance of the product that we can improve that mix."

Wer durch die Bank vergleichbare Leistung zum halben Preis erwartet, dürfte also enttäuscht werden, denn auch AMD muss Gewinne machen.

 

[Infi88]

Zu 16 Kernen hat AMD keine Aussage gemacht, sondern nur: 16 wäre bei den 8 Kernen pro Chiplet das Limit des Machbaren, aber es gibt keine gesicherten Erkenntnisse, dass oder wenn ja wann AMD dies auch bringen wird. Und wieso sollte irgendwelche Taktraten als relativ sicher gelten? Es gibt nur Gerüchte und keinerlei Aussagen oder auch nur Hinweis von AMD zu den Taktraten. Über die IPC gibt es hingegen schon eine klare Aussage von AMD: Und was meinst Du mit "14nm Chipsatz", den I/O Chip? Denn ich finde leider keinen Hinweis auf den für die externen Chipsätze verwenden Fertigungsprozess.

Wie wissen im Grund nur, dass Zen2 Chiplets mit 8 Kernen hat die in 7nm gefertigt werden. Der I/O Chip hat weiter Dual Channel RAM, da der AM4 nicht mehr RAM Kanäle erlaubt und auch die Zahl der PCIe Lanes wird sich aufgrund des Sockeln nicht ändern, aber es werden nun PCIe 4.0 Lanes sein. Ob auch heute bestehende Boards PCIe 4.0 unterstützen und wenn, bei welchen Slots, wissen wir nicht, mit Sicherheit wird man PCIe 4.0 mit den kommenden Boards (mit 500er Chipsätzen) nutzen können. Wir wissen auch, dass nicht alle heutigen AM4 Board Matisse unterstützen werden:
Wie es bei den (A320er) Boards der anderen Hersteller aussehen wird, muss man abwarten, aber nicht jedes AM4 Board wird eben auch die neuen Zen2 CPUs unterstützen.

Außerdem wissen wir, dass AMD die Margen verbesser und die Preise der CPUs sich an deren Leistung orientieren werden: Wer durch die Bank vergleichbare Leistung zum halben Preis erwartet, dürfte also enttäuscht werden, denn auch AMD muss Gewinne machen.

Wenn du meinst "Geist addiert sich nicht Dummheit schon", warum fällt es dir schwer sogar allgemein relativ vertrauenswürdige News zu lesen und zu verwerten ?
Speziell solltest du nicht zitieren wenn du die Wortwahl nicht berücksichtigst. Natürlich bleibt es Spekulation bis zum Release Tag, aber Wunschdenken und aktueller Wissenstand ist halt ein Unterschied.

30% IPC ist AMD Keynote 2018 und optimales Szenario "this IPC uplift was calculated in a specific task that specifically used integer and floating point operations. It is not an aggregate for all applications. "
In der Realität wird schon getestet asdf
+15% IPC per Clock, Allcore Boost + 200mhz, ist eher aktuell, und ziemlich ziemlich realistisch. 16 Kerner zumindest in geringer Stückzahl auch, wegen des Threadripper "Cuts" noch wahrscheinlicher.
14nm IO Chip seit März bekannt.
Die einzige Sache die noch schwankt wird der Memory Controller sein, angeblich kann er schneller, aber nicht besser, heikle Sache.

Trotzdem stimmt das in etwa gutes Ergebnis, mit gutem Kühlkörper könnten die CPU's evlt. dann auch Langzeitreaktoren im Bereich Gaming werden

 

[Holt]

Mäßige Deinen Ton, ich lasse mich nicht beleidigen, dafür gibt es ja die Ignorelisten und die angeblichen Ergebnisse von Tests sind auch nur Gerüchte. Die 29% sind eine Aussage von AMD und natürlich nur auf diesen einen spezifischen Workload bezogen, aber jede Angaben zur IPC bezieht sich immer auf einen spezifischen Workload, da die IPC immer von der Befehlsfolge und sogar den Daten abhängt. IPC ist auch immer per Clock, ist die Buchstaben PC stehen ja für Per Clock, die Taktraten sind aber eben nur Gerüchte, dazu gibt es keine einzige Aussage von AMD. Ebenso bei dem RAM Takten, angeblich soll 4000 (also 2000MHz realer Takt) möglich sein, dies dürfte dann wohl bedeuten, dass entweder der RAM Controller massiv überarbeitet wurde, oder die IF bei den bisherigen RYZEN den RAM Takt beschränkt hat, die Takte der beiden hängen ja bisher zusammen. Wieso der RAM Controller aber nicht besser sein sollte, wenn er deutlich mehr RAM Takt unterstützt, muss ich nicht verstehen, oder?

Wenn er sogar einen ECC Modus bieten soll der auch ohne ECC RAM Riegel funktioniert, wie die Gerüchteküche berichtet, dann wäre er in meinen Augen sogar deutlich besser, denn die ECC Funktion bei RAM wird immer wichtiger, was man auch daran sehen kann, dass bei DDR5 nun nicht mehr 8 zusätzliche Bits für die ECC, sondern sogar (auch?) 16 pro Riegel vorgesehen sind, die ECC RAM Riegel also statt 72Bit sogar 80Bit Datenbreite haben. Schon bei DDR4 hat man ja eine CRC für den Schutz von Übertragungsfehlern eingeführt, was zwar kein ECC RAM ersetzt, denn gekippte Bits können damit eben nicht erkannte werden, aber immerhin Übertragungsfehler vermeidet und zeigt, dass es offenbar so viele davon gab, dass man handeln musste. Denn bei Consumer Hardware wird sowas immer nur eingeführt, wenn es wirklich nötig ist um zu gewährleisten, dass die Hardware wenigstens meisten bei den meisten Users fehlerfrei funktioniert. Ansonsten stehen da immer die Kosten im Vordergrund und wer mehr Stabilität und Datensicherheit möchte, muss eben zu entsprechender Enterprisehardware greifen.

 

[Paddy92]

Das sind leider keine guten News und kommt ziemlich plötzlich, meint ihr das da was dran ist, hat einer von wo anders dazu noch was gehört?

Wieso sollte man solchen Wannabe-Experten überhaupt irgendein Wort glauben?
Gerade nachdem seine angeblichen Leaks (mal wieder) bullshit waren und sich nicht bewahrheitet haben. Jetzt betreibt er einfach Schadensbegrenzung, damit seine kleinen, verblödeten Fans ihm immer noch glauben schenken können und weiter bei Patreon spenden.

In der Realität wird schon getestet asdf
+15% IPC per Clock, Allcore Boost + 200mhz, ist eher aktuell, und ziemlich ziemlich realistisch. 16 Kerner zumindest in geringer Stückzahl auch, wegen des Threadripper "Cuts" noch wahrscheinlicher.
14nm IO Chip seit März bekannt.
Die einzige Sache die noch schwankt wird der Memory Controller sein, angeblich kann er schneller, aber nicht besser, heikle Sache.

Die ganzen Werte aus Leaks wurden/werden aber auch ziemlich oft falsch interpretiert oder schöngerechnet.

Confusion escalated earlier this year when Apisak spotted a 12-core AMD processor denoted as Ryzen in the Userbenchmark database. It provoked an enthralling debate on Reddit, out of which spurned some misinformed calculations that also spread to several tech news sites at the time. Comparing a 2700X’s single-core floating precision performance to that of the 12-core, Reddit found an 18% improvement, Tom’s Hardware found a 13% improvement and others somewhere in between.

Because the 12-core ran at an average clock speed of 3.6 GHz, and because very few 2700X’s have done the benchmark at 3.6 GHz, a common mistake was to use a faster 2700X. For example, one site used a 4.1 GHz 2700X and noted that it got the same score as the 12-core, implying that the IPC increase made up for a 500 MHz clock decrease. This is incorrect as the benchmark score actually stops improving after 3.8 GHz, leading to a false reading. Another site used a very underperforming 2700X.

To find a more accurate measure, I found five 2700X benchmark runs online that fitted the following criteria: an average speed of 3.6 GHz during the test, RAM speeds between 2133 MHz and 3200 MHz (consumer range), and a non-benchmark CPU utilization of less than 10%. The 12-core outperformed these five benchmark runs by an average of 5.2%, a much more realistic number.

Rumors started up again just last week, owing to an article claiming that “Ryzen 3000 CPUs allegedly feature 15% better IPC,” based on information found on Chinese social media. Unfortunately, the original source is unclear if the 15% improvement is regarding IPC or overall performance. While I believe it means the latter, look and decide for yourself.

Zudem stellt sich die Frage, wie AMD die Latenzen bei dem Cache bei der Chiplet-to-Chiplet-Communication in den Begriff bekommen will, denn diese kommt neben der schlechten Cross-CCX Latenz noch hinzu, wenn mehr als 1 Chiplet benutzt werden, also wie bei den spekulierten 12 und 16 Kern CPUs. Wie viel kann das neue Design gegenüber dem alten Design herausholen? Liefern die CPUs mit mehreren Chiplets bei latenzkritischen Anwendungen vielleicht sogar schlechter ab als CPUs mit nur einem Chiplet?

 

[Tech Enthusiast]

Zusammengefasst und als relativ sicher gilt;

Das sind aber alles auch nur Vermutungen, egal wie oft wir sie gehört haben.
Klar sind viele Deiner Vermutungen recht solide. Das ist auch das, was ich aus den ganzen Leaks raus gelesen habe, aber sicher ist da halt nichts. Und die meisten Informationen bedeuten einfach auch nichts.
7nm? Was bedeutet das schon? Das sind einzelne Teile in einem Chip. Nicht mal alle. Es könnte nur ein unwichtiger Rahmen in 7nm sein und der Hersteller würde mit der Zahl werben, ganz überspitzt ausgedrückt.
Preise, Cores, Boost sind alles "Leaks" von Händlern, die teils vor nem Jahr kamen.
Die Infos zu Navi sind ein Jahr oder älter.

Wie gesagt, Einiges davon kann man schon glauben, weil es realistisch ist. Eine Abschätzung zu Leistung und Preis hingegen sind utopisch. Man kann bestenfalls sagen welchen Preis und welche Leistung sie bringen müssten, damit sie auf dem Markt den richtigen Spot erwischen.
Aber das ist dann doch eher wieder Wunschdenken, als Fakten. AMD ist nicht soooo bekannt dafür diese Sweetspots zu treffen auf Anhieb. Sie nähern sich dem meist über ein Jahr an.

Was du allerdings speziell mit Baustellen meinst versteh ich nicht ganz ?

Anderes Topic, dass von den Forentrollen hijacked wurde.
Kurz gesagt habe ich mir nen Ryzen gekauft, um mitreden zu können und mir nen eigenes Bild für Zen 2 zu machen, damit ich nicht ganz die Katze im Sack kaufe.
Das Resultat waren einige, für einen Intelnutzer komischen, "Dinge" die passiert sind. (Boosttakt unter idle Windows, Framedrops trotz 2080TI in 1440p, Speicher wird nur in bestimmter Konfiguration erkannt, usw).
Bis auf ein paar ganz wenige (2-3) Leute, waren natürlich nur diese Forentrolle da und haben alles auf mich geschoben und nichts davon wäre AMD related. Hat man hier ja auch vor ein paar Postings sofort gesehen. ;-)
Die Baustellen sind für mich also ein paar Kleinigkeiten hier und da, die einfach nicht so rund laufen wie bei Intel, aber vor allem auch die fanatische Community, die schon fast auf Arch Linux Community Level agiert.

 

[RAZ0RLIGHT]

Auch das habe ich selber so eingeschränkt.
Es ist sicher kein Kauf / nicht-Kaufgrund. Es ist eines der vielen kleinen Dinge, die in Summe halt weh tun für AMD. Nicht mehr, nicht weniger.
Dass man, wenn man sowas anspricht, direkt als Depp hingestellt wird von den AMD Fans, habe ich durchaus schon an anderer Stelle belustigt hingenommen. Auch eines der kleinen Dinge. Die Elitist-Community, die nur ihre eine Realität zulässt. ;-)

Du kannst mich als AMD Fanboy bezeichnen so oft du willst (mein I5 3570 + 1080ti senden Grüße), zumal ich dich NIE als Depp bezeichnet habe, nur deine Schuldzuweisung an AMD habe ich entkräftet.
Fehler kann jeder machen, aber wenn man schon einsieht, dass man den Fehler selber verursacht hat und die Schuld dennoch dem Hersteller zuweist ist das einfach Bullshit.
Um mehr geht es garnicht.

Zumal, wenn es wirklich "Baustellen" wären, keine Sau Ryzen empfehlen oder kaufen würde, kein Tester würde es empfehlen und die Community, bis auf die Die Hard Fanboys, ebenso nicht.

Aber da das hier absolut OT ist, würde ich sagen belassen wir es dabei.
Falls du allerdings Lust hast, können wir das gerne noch weiter per PM klären

- - - Updated - - -

Mir ist das mit meinem Ryzen auch erstmals passiert, allerdings glimpflich ohne verbogene Pins. Und ich baue seit 25 Jahren an PCs rum, so Sprüche wie "wie du mit deiner Hardware umgehst" kannste dir also gerne mal sparen. Der Sockel sollte die CPU besser festhalten, fertig.

Meine Güte, beruhigt euch mal wieder.
Mir gings doch garnicht um den Fehler selber sondern um die Schuldzuweisung an AMD obwohl er SELBER sagt es war SEIN Fehler.

Sowas kann jedem passieren, dennoch hat PGA genauso wie LGA Vor und Nachteile.

BTT würde ich nun vorschlagen

On Topic:
Warum würde AMD die Chiplets auf dem Package so anordnen, damit noch ein weiteres Chiplet platz hat, wenn sie mit Ryzen 3000 (Zen2) nicht mehr als 8 Kerne planen?
Dafür hätte ich gerne mal eine Erklärung ansonsten ist es Humbug was Holt bzgl. des 8 Kerne Limits erzählt.

 

[Shevchen]

Zudem stellt sich die Frage, wie AMD die Latenzen bei dem Cache bei der Chiplet-to-Chiplet-Communication in den Begriff bekommen will, denn diese kommt neben der schlechten Cross-CCX Latenz noch hinzu, wenn mehr als 1 Chiplet benutzt werden, also wie bei den spekulierten 12 und 16 Kern CPUs. Wie viel kann das neue Design gegenüber dem alten Design herausholen? Liefern die CPUs mit mehreren Chiplets bei latenzkritischen Anwendungen vielleicht sogar schlechter ab als CPUs mit nur einem Chiplet?

Kommt ganz auf das Design des Controllers an. Wenn der L3 Cache global vom Controller verwaltet werden kann, ist es sogar möglich, dass die latenzkritischen Anwendungen davon profitieren, da NUMA zu UMA wird. Ich denke die Latenzen werden nur marginal zur jetzigen Generation steigen, werden aber generell kohärenter sein und evtl. sind auch Mehrfachabfragen und sinnloses Rumgeschiebe von Speicherbereichen passé.

Je nachdem, wie weit die den IF Layer skalieren konnten, (man munkelt ja von IF Version 2) sollten die Latenzen auf gleichem Niveau sein.

Was Cross-CCX-Talk angeht ist das nun einmal Sache des Controllers - ist kein Threadripper mit 4CCX-Kernen mehr, die untereinander kommunizieren müssen - dafür gibts ja den zentralen Hub.

 

[Holzmann]

PCGH ist hier ziemlich lustig, bringen schon wieder eine neue News über Navi auf Basis der selben Quellen der gestrigen News
AMD Navi: Topmodell soll so schnell wie RTX 2070 sein und deutlich weniger kosten

Was kommt Morgen, Navi könnte so schnell wie die Radeon II werden.

 

[RAZ0RLIGHT]

Dachte ich mir auch als ich die News gelesen habe und ganz schnell die Quelle gecheckt habe...
So sieht Qualitätsjournalismus in Deutschland mittlerweile aus, Hauptsache Clickbait.

 

[Holt]

Liefern die CPUs mit mehreren Chiplets bei latenzkritischen Anwendungen vielleicht sogar schlechter ab als CPUs mit nur einem Chiplet?

Selbstverständlich werden sie das, denn die Latenz zwischen den Kerne auf einem CCX ist immer noch die geringste, die zu den Kernen auf dem andere CCX des Chiplets (sofern es weiter 4 Kerne pro CCX und damit zwei CCX pro Chiplet sind) wird immer höher sein und die zwischen den Kernen auf unterschiedlichen Chiplets bestenfalls so gut oder schlechter als die zwischen den Kernen der beiden CCX eines Chiplets, je nachdem wie die beiden Chiplets verbunden sind. Dies kann ja nur über den I/O Chip sein oder zusätzlich auch direkt, es war irgendwo mal von zwei IF Anbindungen pro Chiplet die Rede.

Je mehr CCX es gibt, umso unwahrscheinlicher ist es, dass die beiden Softwarethreads zwischen denen kommuniziert werden muss (denn dabei spielt dann diese Latenz eine Rolle) auf dem gleichen CCX sind, also mit der geringsten Latenz kommunizieren können. Den Effekt unterschiedlicher Latenzen hat man auch bei den Intel CPUs, egal ob Ringbus oder Mesh, da hat man auch unterschiedliche Latenzen zwischen den Kernen und je mehr Kerne auf dem Die sind, umso größer wird die durchschnittliche Latenz zwischen zwei Kernen, denn beim Ringbus hat man nur einen Nachbarn der direkt mit der kürzesten Latenz erreicht wird, bei Doppelring zwei, bei Mesh vier, außer natürlich bei den Kernen an der Seite bzw. die unten in der Ecke haben auch nur zwei und die oben in der Ecke nur einen, dafür aber dann die PCIe und RAM Controller direkt neben sich. Da gibt es dann aber eben viele unterschiedliche Abstufungen und nur recht kleine Unterschiede von einer Stufe zu nächsten, während es bei AMD eben mindestens zwei Stufen gibt, nämlich Kerne auf dem gleichen CCX und Kerne auf unterschiedlichen CCX und vielleicht auch drei, Kerne auf unterschiedlichen Chiplets und die Unterschiede in der Latenz zwischen diese eben recht hoch sind bzw. bisher je nach RAM und damit IF Takt eben recht hoch waren.

Wenn der L3 Cache global vom Controller verwaltet werden kann

Dann müsste der I/O Chip den kontrollieren, es deutet aber nichts darauf hin das AMD am grundsätzlichen Design der CCX etwas geändert und der L3 Cache ist ja auch auf den Chiplets, also bei den Kernen angeordnet.

da NUMA zu UMA wird.

Wird es ja sowieso, da der RAM Controller nun zentral im I/O Chip sitzt und damit jeder Kerne die Latenz zu ihm haben dürfte, außer bei Rome werden die äußeren Chiplets nur indirekt über die inneren Chiplets mit dem I/O Chip verbunden, dann hätten diese äußeren wohl eine höhere Latenz bei RAM Zugriffen. Aber selbst dann wäre es UMA, da die ja keine eigene RAM Anbindung haben über die sie mit geringere Latenz auf andere RAM Bereich zugreifen könnten. NUMA bedeutet vor allen, dass ein Kern entweder auf RAM mit kurzer Latenz, nämlich normalerweise das RAM welches an der CPU bzw. bisher bei TR / EPYC an dem RAM Controller des eigenen Dies hängt oder auch solches mit höherer Latenz (welches eben an einer anderen CPU bzw. am an Die hängt) zugreifen kann und die Programmierung darauf achten sollte, dass möglichst immer das RAM mit der kürzeren Zugriffszeit genutzt wird. Mit nur einem zentralen RAM Controller fällt dies also bei Single CPU Konfigurationen weg.

Je nachdem, wie weit die den IF Layer skalieren konnten, (man munkelt ja von IF Version 2) sollten die Latenzen auf gleichem Niveau sein.

Ja, denn auch bisher muss ein Kern über die IF mit dem RAM Controller kommunizieren, nur ist diese Verbindung bisher auf dem gleichen Die und wird bei Zen2 über die Platine gehen, wo wie es schon bisher bei TR und EPYC der Fall ist. Da AMD beim RAM Controller und der IF Optimierungen gemacht haben dürfte, sollte die Latenz bei RAM Zugriffen also eher geringer als höher werden.

 

[Arkos]

...



Interessant

...

 

[DonL]

Wird es ja sowieso, da der RAM Controller nun zentral im I/O Chip sitzt und damit jeder Kerne die Latenz zu ihm haben dürfte, außer bei Rome werden die äußeren Chiplets nur indirekt über die inneren Chiplets mit dem I/O Chip verbunden, dann hätten diese äußeren wohl eine höhere Latenz bei RAM Zugriffen.

Wie kommst du darauf, dass ist doch schon mit den offiziellen Folien von AMD ausgeschlossen!
AMD reveals 64-core 7nm EPYC processor based on the Zen 2 architecture - HardwareZone.com.sg

Ich zähle auf dem Bild Nr.2 glasklare 8 (mögliche) Verbindungen vom I/O zu den Chiplets und AMD hat das auch genau so auf ihrer Präsention zu Epyc im November 2018 ausgesagt.