Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Also unnötig, weil es laut AMD nicht so ist.Es war auch nur hypothetisch
Es war auch nur hypothetisch, aber solche sprachlichen Feinheiten zu erkennen, überfordert so manche User hier offensichtlich.
Dann müsste der I/O Chip den kontrollieren, es deutet aber nichts darauf hin das AMD am grundsätzlichen Design der CCX etwas geändert und der L3 Cache ist ja auch auf den Chiplets, also bei den Kernen angeordnet.
Geb ich dir völlig Recht vor allem beim letzten Punkt. Du musst halt bedenken wer AMD Hardware verbaut hat selbst für 100€ ist der absolute Geek da darf man keine Fehler machen, Windows darfst du eigentlich auch nicht mehr benutzen und nur noch auf Linux gamen, undervolten usw., lmao.Das sind aber alles auch nur Vermutungen, egal wie oft wir sie gehört haben.
Klar sind viele Deiner Vermutungen recht solide. Das ist auch das, was ich aus den ganzen Leaks raus gelesen habe, aber sicher ist da halt nichts. Und die meisten Informationen bedeuten einfach auch nichts.
7nm? Was bedeutet das schon? Das sind einzelne Teile in einem Chip. Nicht mal alle. Es könnte nur ein unwichtiger Rahmen in 7nm sein und der Hersteller würde mit der Zahl werben, ganz überspitzt ausgedrückt.
Preise, Cores, Boost sind alles "Leaks" von Händlern, die teils vor nem Jahr kamen.
Die Infos zu Navi sind ein Jahr oder älter.
Wie gesagt, Einiges davon kann man schon glauben, weil es realistisch ist. Eine Abschätzung zu Leistung und Preis hingegen sind utopisch. Man kann bestenfalls sagen welchen Preis und welche Leistung sie bringen müssten, damit sie auf dem Markt den richtigen Spot erwischen.
Aber das ist dann doch eher wieder Wunschdenken, als Fakten. AMD ist nicht soooo bekannt dafür diese Sweetspots zu treffen auf Anhieb. Sie nähern sich dem meist über ein Jahr an.
Anderes Topic, dass von den Forentrollen hijacked wurde.
Kurz gesagt habe ich mir nen Ryzen gekauft, um mitreden zu können und mir nen eigenes Bild für Zen 2 zu machen, damit ich nicht ganz die Katze im Sack kaufe.
Das Resultat waren einige, für einen Intelnutzer komischen, "Dinge" die passiert sind. (Boosttakt unter idle Windows, Framedrops trotz 2080TI in 1440p, Speicher wird nur in bestimmter Konfiguration erkannt, usw).
Bis auf ein paar ganz wenige (2-3) Leute, waren natürlich nur diese Forentrolle da und haben alles auf mich geschoben und nichts davon wäre AMD related. Hat man hier ja auch vor ein paar Postings sofort gesehen. ;-)
Die Baustellen sind für mich also ein paar Kleinigkeiten hier und da, die einfach nicht so rund laufen wie bei Intel, aber vor allem auch die fanatische Community, die schon fast auf Arch Linux Community Level agiert.
Seh ich auch so, alles ist relativ, dann wird er polemisch, meint aber selbst man müsse sich "mäßigen". Wie kann man bei so realtitätsfernen Monologen ernsthaft 18K Beiträge ansammeln.Wie immer bei AMD, überfordern dich die Fakten, die du ständig negieren musst, aus unerfindlichen Gründen!
Die I/O-Die ist für das was alles integriert ist nicht groß.
Mit L4-Cache müßte sie viel größer sein!
Das Bild zeigt den I/O Chip und rechts und links je ein Chiplet, ohne etwas darüber auszusagen wie dies angebunden ist und es werden im realen Produkt bis zu 4 Chiplets pro Seite vorhanden sein, wie diese konkret angebunden werden, kann man dem Bild also nicht entnehmen. Ich würde auch vermuten, dass jedes eine Verbindung zum I/O Chip hat, aber es gab hier auch Leute die behaupten, jedes hätte auch noch eine direkt Verbindung zu jedem anderen Chiplet, was ich mir nicht vorstellen kann oder es wären zwei Anbindungen der IF pro Chiplet vorhanden und die äußeren wäre über die inneren angebunden, weshalb die so angeordnet sind, wie sie eben auf der Platine angeordnet sind. Ich weiß auch nicht welcher der Theorien stimmt, aber für das Thema UMA oder NUMA ist dies auch total egal, da der RAM Controller eben im I/O Chip steckt und es nur einen RAM Controller gibt.Wie immer bei AMD, überfordern dich die Fakten, die du ständig negieren musst, aus unerfindlichen Gründen!
Die würde aber die Bandbreite der IF Verbindung extrem auslasten, wenn dann 8 Kerner für jeden Zugriff auf den L3 Cache des eigenen CCX auch eine Kommunikation über die IF führen müssten.könnte auch der I/O Die den L3 Cache managen, womit dann die L3 Elemente über einen kurzen Handgriff virtuell noch auf dem I/O-Die liegen
Also das Bild ist echt eindeutig, es gibt 8 IF-Links.Das Bild zeigt den I/O Chip und rechts und links je ein Chiplet, ohne etwas darüber auszusagen wie dies angebunden ist und es werden im realen Produkt bis zu 4 Chiplets pro Seite vorhanden sein, wie diese konkret angebunden werden, kann man dem Bild also nicht entnehmen.
Du darfst nicht vergessen, dass nun auch ECC Mode ohne ECC RAM Möglich ist, das wird nun auch alles direct im RAM Controller verbaut sein.Sorry,
aber das kann ich nicht wirklich glauben!
Zen1 (Ryzen Die)
Google-Ergebnis für https://hardforum.com/proxy.php?image=http%3A%2F%2Fcdn.wccftech.com%2Fwp-content%2Fuploads%2F2017%2F03%2FAMD-Ryzen-7-Delid-840x516.pnghash=466db21f3773dd6e045118f1dc0c3cb9
Zen2 (Ryzen Die)
Google-Ergebnis für https://www.pcper.com/files/imagecache/article_max_width/news/2019-02-19/AMD%20Ryzen%203000%207nm%20CPU%20and%2014nm%20IO%20die.png
Im ersten Die ist in 14nm alles Drinne, Rechenkerne, Cache, Ram Controller, Inf und I/O, der neue I/O in 14nm hat über den Daumen gepeilt 2/3 der Größe des Zen1 Dies und dort soll nur I/O, Ram Controller und wohl die Inf untergebraucht sein, während die Rechenkerne samt dem gesammten Cache auf dem Chiplet sitzen. Von der Größe passt das m.M. nach nicht.
Also ich gehe mal davon aus, daß du absolut nicht verstanden hast was Holt geschrieben hat!56bit Nutzdatenbreite? Hmm. Sowas macht doch eigentlich keinen Sinn da mutmasslich langsam im Zugriff.
Ja die RAM Bandbreite wäre dann entsprechend um 1/8 geringer, aber anderes kann man einfach keine ECC Funktion ohne die zusätzlichen Bits der ECC RAM Riegel realisieren. Eine Fehlerkennung erfordert nun einmal eine Redundanz und eine Fehlerkorrektur erst recht. Damit Bandbreite und RAM Kapazität nicht leiden, haben die ECC Riegel ja eben mehr als 64 Bit Datenbreite, nämlich 72 und bei DDR5 dann wohl 80Bit, wobei eben die zusätzlichen Bit für die Redundanz sind und man könnte theoretisch diese Bits auch für Daten nutzen und hätte dann mehr Bandbreite und auch mehr RAM Kapazität.56bit Nutzdatenbreite? Hmm. Sowas macht doch eigentlich keinen Sinn da mutmasslich langsam im Zugriff.
Der Beitrag von Sir Diablo ist absolut nicht aggressiv, sondern herablassen. Das ist ein himmelweiter Unterschied.Warum so aggressiv?
Edit: @Gamerkind hat den ersten post in der verlinkten Diskussion gelesen und offensichtlich verstanden.