AMD verkauft teilaktivierte Ryzen 5900X/5950X mit nur einem CCD

[HWL News Bot]

AMDs Chiplet-Design versetzt das Unternehmen in die Lage das Produkt-Design entsprechend flexibel zu gestalten. Im Falle der Ryzen-5000-Prozessoren befindet sich neben einem I/O-Die entweder ein oder zwei CCDs mit jeweils acht Kernen im Package. Alle Prozessoren mit acht oder weniger Kernen verwenden dabei nur ein CCD. Sobald wir aber vom Ryzen 9 5900X mit 12 oder dem Ryzen 9 5950X mit gar 16 Kernen sprechen, kommen zwei CCDs (CCD#1 und CCD#2) zum Einsatz.
... weiterlesen

 

[ULKi22]

Müssen eigentlich beide CCDs gleich viele aktive Kerne besitzen? Sprich gibt es zB 5900X mit zwei 6C/12T CCDs und welche mit einem 8C/16T und einem 4C/8T oder haben alle zwei 6 Core CCDs?
Falls auf beiden Seiten gleich viele Cores aktiv sein müssen dürfte es sich ja sowieso nichts bringen wenn man einen Teil des deaktivierten CCD wieder aktivieren könnte, denn grundlos werden die ja nicht ausgeschlachtet worden sein und man wird wohl nicht alle Cores zum Laufen bringen können.

Erinnert mich bisschen an die 3Core CPUs von AMD wo man wenn man Glück hatte den 4. inaktiven Core noch aktivieren konnte.

 

[Danny1988]

Ist das nur ausgelesen, oder wurde der Heatspreader entfernt? Mir kommt der Gedanke das es ein einzelner CCD sein könnte, der aber am BUS der Infinity Fabric für CCD2 angeschlossen ist. Eventuell werden teildefekte IO-Dies verwendet bei denen einer der beiden Busse für die CCDs beeinträchtigt ist und die API weist die CCD Nummer nach Busanbindung und nicht Anzahl der physisch vorhandenen CCDs zu. Der Ryzen Master könnte dies dann natürlich wieder "gerade biegen" was die Anzeige betrifft. Die API selbst aber ermöglichen, dass man auch die Busnummer der Anbindung des CCDs sehen könnte...

Ist natürlich nur Spekulation, würde aber technisch zumindest denke ich Sinn ergeben.

 

[Don]

Ist das nur ausgelesen, oder wurde der Heatspreader entfernt?

Das wurde nur ausgelesen. Es wäre daher sicher interessant einen solchen Prozessor mal zu köpfen.

 

[gimme7]

wenn man bei HWInfo64 guckt und dort bei einem 5600X/5800X CCD2 anstatt CCD1 steht, könnte das ein Hinweis darauf sein. Es gibt schon Berichte von Leuten, die dort CCD2 stehen haben und Ryzen Master etwas Probleme bei der Anzeige von Cores hat.

 

[Danny1988]

Das wurde nur ausgelesen. Es wäre daher sicher interessant einen solchen Prozessor mal zu köpfen.

Danke,

allerdings ging Igor (@Igor THG) heute in einem Video darauf ein und tatsächlich weist vieles auf zwei physisch vorhandene Dies hin...

 

[pescA]

Was noch eine mögliche Erklärung wäre: Die Nachfrage nach den "kleinen" Modellen ist deutlich höher als die der 12/16 Kerner, weil die Preislage höher als von AMD erwartet ist. Somit lohnt es sich, voll funktionsfähige 16 Kerner als 8 Kerner zu verkaufen, wobei nur in Software eins der CCDs deaktiviert wurde (sprich es wurde ein 5950 produziert, jedoch nachträglich ein 5800 draus gemacht). Bevor die großen Modelle in den Lagern verrotten, werden sie lieber kastriert verkauft.

Oder eben der Unterschied, an welchem der beiden Anschlüsse am IO Die das CCD hängt, klingt finde ich auch logisch.

 

[FM4E]

Wobei ich mir schlecht vorstellen kann, dass AMD einen CCD lediglich per Software deaktiviert. Dies hätte nämlich zur Folge, dass es ebenso per Software möglich sein sollte, den deaktivierten CCD wieder zu reaktivieren. Viel mehr denke ich, dass AMD den teildefekten CCD einfach per Lasercut vom anderen CCD trennt, damit genau das nicht möglich ist.

 

[bit64c]

Was noch eine mögliche Erklärung wäre: Die Nachfrage nach den "kleinen" Modellen ist deutlich höher als die der 12/16 Kerner, weil die Preislage höher als von AMD erwartet ist. Somit lohnt es sich, voll funktionsfähige 16 Kerner als 8 Kerner zu verkaufen, wobei nur in Software eins der CCDs deaktiviert wurde (sprich es wurde ein 5950 produziert, jedoch nachträglich ein 5800 draus gemacht). Bevor die großen Modelle in den Lagern verrotten, werden sie lieber kastriert verkauft.

Oder eben der Unterschied, an welchem der beiden Anschlüsse am IO Die das CCD hängt, klingt finde ich auch logisch.

Das halte ich bei der aktuellen Lage für extrem unwahrscheinlich.

 

[pescA]

Lasercut im Imposer? Und dann so gezielt, dass die Spannungsversorgung intakt bleibt und der CCD vom IO Die erkannt wird, die Kerne aber nicht mehr genutzt werden können? Kann natürlich sein, meine Theorie war eher dass nach dem Packaging die kurzfristige Entscheidung gefallen ist, dass aufgrund der Marktlage die CPU als ein anderes Modell verkauft werden soll - daher die Idee es per Software zu lösen. Ist der PSP von AMD schon geknackt? Ansonsten wäre das da gut drin aufgehoben.

 

[Tzk]

Alternativ könnte es auch sein das die Cpu das Binning für 5900/5950 nicht schafft und man sie deshalb zu einem 5600/5800 macht, weil ein CCD stark genug ist.

 

[Kommando]

Aber sind die schnellen Kerne nicht sowieso schon selektiert und immer für selben?

 

[Clippy]

Ist doch von AMD nichts neues, war bei den 45nm und 65nm Sempron, Athlon und Phenom CPUs doch genau so. Kerne waren abgeschaltet weil sie entweder die spezifierte Taktrate nicht stabil halten konnten, der Cache defekt war oder eben zu viele von einer SKU produziert wurde.

Damals konnte man die CPUs noch per BIOS freischalten, denke aber AMD hat dazugelernt und die physikalisch deaktiviert. Ähnlich wie Nvidia bei der RTX 2060 mit dem 2080 Chip.

 

[KurzGedacht]

Ist doch von AMD nichts neues, war bei den 45nm und 65nm Sempron, Athlon und Phenom CPUs doch genau so. Kerne waren abgeschaltet weil sie entweder die spezifierte Taktrate nicht stabil halten konnten, der Cache defekt war oder eben zu viele von einer SKU produziert wurde.

Das ist jetzt aber ne völlig andere Situation. Damals wurden Teildefekte Chips verwertet und wenn es davon nicht genug gab eben Cores deaktiviert. Damals war das aber alles ein System und es gab schlicht keine kleineren Chips von Amd. Ohne native 3 Core CPUs kannst du nur einen 4 Core verbauen

Jetzt werden aber zwei komplett getrennte 8 Kern Chips verbaut, um dann einen ganz abzuschalten. Das macht nicht so richtig Sinn, außer wenn die nachträglich irgendwelche Tests nicht bestanden haben.

Ich rate Mal und behaupte, dass AMD herausgefunden hat das die vorherigen Tests mit den einzelnen CCDs nicht alle Fehler abdecken (deswegen die paar Berichte über Probleme mit abstürzenden Systemen) und nun nachträglich zusätzliche Qualitätskontrollen mit den fertigen kompletten CPUs macht.
Tritt dabei ein Fehler auf wird aus dem fertigen 5900x eben doch nur ein
5600x.
Wenn man einen Weg findet das rückgängig zu machen könnte der 5600x eventuell als 12 Kerner mit geringerem Takt oder mehr voltage laufen.

 

[Jone]

wenn man bei HWInfo64 guckt und dort bei einem 5600X/5800X CCD2 anstatt CCD1 steht, könnte das ein Hinweis darauf sein. Es gibt schon Berichte von Leuten, die dort CCD2 stehen haben und Ryzen Master etwas Probleme bei der Anzeige von Cores hat.

Anhang anzeigen 574121

Dann scheine ich so einen zu haben.

 

[Clippy]

Das ist jetzt aber ne völlig andere Situation. Damals wurden Teildefekte Chips verwertet und wenn es davon nicht genug gab eben Cores deaktiviert. Damals war das aber alles ein System und es gab schlicht keine kleineren Chips von Amd. Ohne native 3 Core CPUs kannst du nur einen 4 Core verbauen

Ich nehme an dass die Defekte damals recht früh im Herstellungsprozess entdeckt wurden und dadurch erst ein System entstanden ist. Damals wurde im Gegensatz zu heute halt ne neue SKU draus gemacht. Und dass es keine kleineren chips gab stimmt nicht so ganz. Beispielsweise:

Athlon X2 250 -> 45nm Regor, nativer dualcore, Release 2009

Athlon X2 220 -> 45nm Regor, dualcore, freischaltbar zum quadcore, Release 2010

Ich rate Mal und behaupte, dass AMD herausgefunden hat das die vorherigen Tests mit den einzelnen CCDs nicht alle Fehler abdecken (deswegen die paar Berichte über Probleme mit abstürzenden Systemen) und nun nachträglich zusätzliche Qualitätskontrollen mit den fertigen kompletten CPUs macht.
Tritt dabei ein Fehler auf wird aus dem fertigen 5900x eben doch nur ein
5600x.

Klingt durchaus plausibel..

Wenn man einen Weg findet das rückgängig zu machen könnte der 5600x eventuell als 12 Kerner mit geringerem Takt oder mehr voltage laufen.

..daran glaub ich aber nicht.

 

[KurzGedacht]

..daran glaub ich aber nicht.

Nö ich auch nicht. Zumindest nicht wenn AMD das ganze länger durchzieht.
Wenn das eine temporäre Aktion ist, um ein Problem in der Qualitätskontrolle nachträglich zu beheben, besteht vielleicht eine Option. Vielleicht hat AMD dann nur einen quick & dirty weg für die Abschaltung gewählt. Dann würde aber auch nur eine minimale Menge dieser CPUs je den Markt erreichen.

 

[Shevchen]

Ich nehme mal an, AMD hat den zweiten Die per Firmware im I/O DIE deaktiviert, damit dort gar keine Last anliegt und somit bleibt der zweite Die im Deep-Sleep Modus. Igor hat das ja schon analysiert und der zweite Die ist dann meist der "schwächere" - so nen 5800X in einen 5950X zu verwandeln um damit dann aber All-Core mit 4.4GHz auf allen 16 Kernen rumzuarbeiten wäre für so ne Mini-Workstation schon geil.

Man sollte halt nur keine OC-Wunder erwarten.

 

[Oldironsides220]

Wenn ich wirklich 16 Kerne zum arbeiten brauche denke ich sicher nicht ans Übertackten.

Schön wäre es in diesen Fall aber ein sauberes gut Tacktendes CCD zu haben wo ich dann z.B. die Zuweisung fix auf dieses festlege (bei Games z.B.) und der ganzen restlichen Kram dann schön auf dem freigeschalteten 'schlechtem' Die laufen.

 

[Kommando]

Takt wird ohne c geschrieben. 😉
Tacker wird mit c geschrieben.

 

[Oldironsides220]

Takt wird ohne c geschrieben. 😉
Tacker wird mit c geschrieben.

 

[n3cron]

Absolut sicher das es kein Dummy Die ist?

Da Strom durchläuft brauch man den evtl. für den Stromkreislauf?

Evtl. wurden auch einfach nur nicht "voll" funktionsfähige zu Dummys umgewandelt, weil das billiger ist und nachhaltiger ist (recycling).

Das ist jetzt aber ne völlig andere Situation. Damals wurden Teildefekte Chips verwertet und wenn es davon nicht genug gab eben Cores deaktiviert. Damals war das aber alles ein System und es gab schlicht keine kleineren Chips von Amd. Ohne native 3 Core CPUs kannst du nur einen 4 Core verbauen

Jetzt werden aber zwei komplett getrennte 8 Kern Chips verbaut, um dann einen ganz abzuschalten. Das macht nicht so richtig Sinn, außer wenn die nachträglich irgendwelche Tests nicht bestanden haben.

Ich rate Mal und behaupte, dass AMD herausgefunden hat das die vorherigen Tests mit den einzelnen CCDs nicht alle Fehler abdecken (deswegen die paar Berichte über Probleme mit abstürzenden Systemen) und nun nachträglich zusätzliche Qualitätskontrollen mit den fertigen kompletten CPUs macht.
Tritt dabei ein Fehler auf wird aus dem fertigen 5900x eben doch nur ein
5600x.
Wenn man einen Weg findet das rückgängig zu machen könnte der 5600x eventuell als 12 Kerner mit geringerem Takt oder mehr voltage laufen.

Ich denke nicht das es so einfach gehen wird unerwünschte Nebenwirkungen inkludiert.

Ich hätte keine Lust ständig mit möglichen Bluescreens etc. das Ding zu betreiben.
Bei den Qualitätskontrollen wird sich nicht zu viel geändert haben, ich denke man hat einfach nur in der Fertigung noch mal nachjustiert und nachgebessert, unter anderem durch Firmwareupdates. (Produktreife am Kunden)

 

[Goldeneye007]

Normalerweise wird ja bei einem 5900X mit 2CCD die Wärme besser verteilt? Wird denn bei den 5900X jetzt explizit auf der Verpackung erwähnt, ob er ein oder zwei CCD hat?

 

[roestzwiebel]

Normalerweise wird ja bei einem 5900X mit 2CCD die Wärme besser verteilt? Wird denn bei den 5900X jetzt explizit auf der Verpackung erwähnt, ob er ein oder zwei CCD hat?

Ein 5900x sollte doch immer 2 CCD haben, da 12-Kerne > 1 CCD. Hier geht es eher um den 5800x/5600x

 

[Goldeneye007]

....wie war die Überschrift vom thread? Hatte aber auch den Artikel nicht gelesen, das kam mir nur spontan dabei in den Kopf....

 

[roestzwiebel]

....wie war die Überschrift vom thread? Hatte aber auch den Artikel nicht gelesen, das kam mir nur spontan dabei in den Kopf....

Die ist tasächlich nicht sehr glücklich gewählt Im Artikel wird es dann klarer..

 

[Veii]

Es ist lange her, aber als eigentümmer solches,
Ja der 2. CCD war permanent aktiv (vom microcode zurückgehalten) und sei nur Firmware technisch disabled
Allerdings nicht low level genug

Eine weitere Eigenschafft dieser seltenen First batch November Modelle, Batch BG 2037 SUS
Ist da die traces zwar bestehen, allerdings der CCD deaktiviert sei ~ es sich wie eine Cezanne APU benehme.
Dies komme dem WHEA #19 Problem sehr zugute, da DPM links #19 errors ausspucken bei "nicht korrekt deaktivieren links" der normalen consumer chips.
(Attempt reached zero end. Zero end returned Zero. Hardware Error detected by unrecognized source = #19)
Somit hat dies den positiven effekt, dass FCLK und UCLK bis zu 2167 gehe. (2100 im Regelfall, 2133 throttled zu sehr)
Zwar existiere Package throttle bei fehlerhaften Spannungen und #19 Reporting-Sensor sei immer noch aktiv, allerdings sind die "end-points" korrekt ausgelegt, und fehlerhafte #19 reports sind auf diesen units nicht gegeben.
Sie bekaamen ein last minute patch, weswegen der 2. CCD nicht komplett deaktiviert ist und probleme bei einem allcore "machte" (vergangenheit)

Im selben CCD, (bei mir) sein noch 2 Kerne welche als "fused away" verzeichnet sind.
Man denke sich logischerweise, dass diese mit absicht zerstört worden wären, allerdings fehle es AMD an Zeit dies zu machen.
Solche kerne kennen nur eine P-State und idle'n ohne DF_C-States auf 550mhz , oder mit DF_C-States legen sie sich komplett schlafen. (Deep C6 Hibernation)

Solche speziellen Modelle haben ebenso den Nachteil, dass der 2. CCD um die 30A, 32-35W im idle verbraucht und dies komme dem Boosting System (Budget) natürlich absolut nicht zu gute
Eine weitere negative Eigenschaft dieser Problemkinder, sei eine fehlerhafte V/F curve, des 5950X (mein model war/ist ein 5950X) ~ somit crashe die CPU auf stock ohne 10mV positives offset und eine Curve Anpassung

Ansich gute samples, seltene Samples
Aber Problemkinder
Zu der Freischaltung darf ich nicht viel berrichten, aber die Hoffnung sei nicht verloren
Dies Betreffe ebenso normal Consumer units, mit "fused away" Kernen ~ welche wie gesagt, überhaupt nicht deaktiviert sind.

EDIT:
Leider stehe 1usmus, so wie jeder andere von AMD Unterstützte Techniker unter einer NDA
Um das WHEA #19 Problem zu fixen brauche man RSMU Zugriff (fehle mir), und um die Kerne freizuschalten nun ebenso (unpraktisch für AMD)
Somit wäre es im besten Willen von AMD, garnichts zu machen und dieses DPM & Link Problem mit einer neuen Revision auszubügeln
Nun. . .