Gibt es wo ein Blockdiagramm zu Intel Alder Lake / Raptor Lake / Meteor Lake Mikroarchitektor?

[Martin Preiß]

Hab mich schon lange nicht mehr mit den aktuellen Intel Prozessoren beschäftigt, die allgemeine Core i Architektor bei Nehalem ( https://de.wikipedia.org/wiki/Datei:Intel_Nehalem_arch.svg ) ist mir bekannt und zwischeb Nehalem bis zu Tiger Lake und Amber Lake gab es ja keine wesentlichen Änderungen an der Mikroarchitektur sondern nur einen erweiterten Befehlssatz mit AVX, AVX2 und AVX512 sowie ein paar Detailverbesserungen wie grössere Caches und mehr PCIe Lanes.

Aber mit Alder Lake / Raptor Lake und bald auch Meteor Lake gibt es schon wesentliche Änderungen. Da wird zwischen P(erformance)-Cores und E(fficience)-Cores unterschieden, bei Meteor Lake soll es neben den P-Cores und E-Cores auf dem CPU Layer auch noch immer zwei noch langsamere aber dafür noch effizientere D(edicated)-Cores auf dem SoC Layer geben.

Mich würde da vorallem intressieren wie die E-Cores und D-Cores genau aufgebaut sind. Ob die dann nur Integereinheiten beinhalten oder auch Gleitkommaeinheiten. Und ob die auch auf der P6-Architektur basieren oder auf einer noch schwächeren Architketur, z.B. P5-Architektur (wie bei Intel Pentium, Intel Pentium MMX und Intel Atom) oder vielleicht sogar ARM-Architektur (wie bei Intel XScale damals) basieren.

Hat da irgendwer Infos?

 

[Holt]

Mich würde da vorallem intressieren wie die E-Cores und D-Cores genau aufgebaut sind.

Darüber verbreiten weder AMD noch Intel heutzutage so viel wie früher, eben um dem anderen möglichst wenig Hinweise über den Aufbau der Kerne zu geben.

Ob die dann nur Integereinheiten beinhalten oder auch Gleitkommaeinheiten.

Die haben jeder ihre eigenen Integer und FP Einheiten und auch AVX Einheiten, die e-Kerne haben aber eben maximal AVX2 und daher werden die AVX512 Einheiten der P-Kerne auch deaktiviert,