[Sammelthread] Netburst Evolution - Pentium IV/M 478/479 & Xeon 603/604 Stammtisch

Ja, genau 0530 ist kw30 2005. Wenn die 3500LL und die 5.2 zusammen laufen wäre das top. Infineon mit 247mhz und cl2.5 ist schon ok. Alternativ kannst du mal cl3-3-2-8 probieren, das mögen die be und ce chips auch gern, was mehr takt erlauben sollte. Ansonsten so lassen und über 247 freuen.
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
3-3-2-x wird nur bei 1GB Riegeln Erfolg haben, die 512 MB Module mögen das weniger. Entweder bei den Infineon 3-3-3-x oder 2,5-3-3-x, mehr bringt hier nichts. Scharfe Cl2-3-3-x sind drin, aber da kommst du mit dem Takt nicht weiter.
Die 3500LL sollten Infineon sein, zumindest auf meinen 3500LL 1 GB Riegeln sind da welche drauf. Die Vermutung liegt aber nahe, dass auf den 512 MB Teilen auch welche verbaut sind, die gerade so die Spezifikation schaffen. Ist halt so einen Sache mit dem Bling Bling oben drauf.
 
  • Danke
Reaktionen: Tzk
Macht doch nix.
Hab ich mal bei nem Athlon 64 gemacht, einfach aus Neugier. xD

Hab auch mal nen Taktgenerator mit NE555 als "Quarz" verwendet, einfach, weil ich es kann xD
 
N'abend zusammen.
Ich habe gestern ein Paket bekommen, und befürchte dafür bekomme ich ein paar Punkte der dunklen Seite.:d Eigentlich wollte ich kein neues System starten, und habe länger damit gekämpft. Schließlich bin ich doch rückfällig geworden. Ich war zu neugierig und bei einem günstigen Angebot konnte ich dann schließlich nicht mehr nein Sagen. Gekauft habe ich ein bundle aus CPU+board+RAM. Board ist ein Gigabunt mit dem 865PE chipsatz. Ich mag ja die alten blauen Gigabyte boards. CPU siehe weiter unten.

1606588900473.jpeg


1606588933358.jpeg
1606588973142.jpeg
1606589084808.jpeg

Die CPU hat ein SL7E4 batch. Müsste doch ein Prescott D0 sein? Nicht umbedingt das, was ich mir gewünscht habe, aber es hätte auch schlimmer kommen können (z.B. C0). Soweit ich es geselen habe sind die Prescotts erst ab E0 / G1 brauchbar. Bei dem Preis darf man eh nicht meckern. Bin gespannt, was ich damit erreichen kann. Die CPU dürfte jedenfalls einiges verbraten. Das PCB ist auf der Rückseite im Bereich der Spannungswandler leicht verfärbt. :fresse:
Was ich bisher am board blöd finde, das BIOS ist verlötet. Macht das modden vom BIOS nicht umbedingt einfacher.
Was mir auch aufgefallen ist: die Spannungsversorgung hat weniger caps als die Sockel A Platinen.
Bei den beiliegenden RAM Riegeln war auch was interessantes bei. Dazu schreibe ich in den DDR1 thread.
 
Gang genau. Solange die Mosfets durch die höhere Schaltfrequenz nicht zu warm werden kann man damit Kapazität sparen. Auf Sockel A sind wir ja bei relativ kleinen PWM Frequenzen (A7N8X: 125kHz), da ist folglich noch ordentlich Luft nach oben und damit bei den Caps noch Luft nach unten.

Müsste man bei dem betreffenden MSI glatt mal nachsehen, wie schnell die drei Phasen geschaltet werden.
 
So nen MOSFET hält etliche Megahertz aus.
Man muss nur das Gate dementsprechend schnell laden und entladen. Meistens nimmt man da z.B. 100 kOhm nach Masse.
So lange man unterhalb der Transitfrequenz bleibt, sollte dem FET die Frequenz ziemlich egal sein.

Edit:
Wobei man MOSFETs meist im Schaltbetrieb nutzt. Da ist die Anstiegs- und die Abfallzeit (Rise time und Fall time) wichtig. Nen handelsüblicher IRF740 08/15-MOSFET kommt da auf etwa 50 Nanosekunden. Das ist mehr als ausreichend schnell.
MOSFETs lassen sich auch linear betreiben und sind dann in Klasse-A-Verstärkern recht beliebt, weil sie sich ähnlich wie eine Röhre verhalten und ebenso leistungslos anzusteuern sind.
 
Zuletzt bearbeitet:
Beim Gigabyte oben dürfte die Schaltfrequenz um einiges höher als bei dem A7N8X sein. Die Mosfets werden unter Last ordentlich warm. Ich denke, dass die FETs schon einiges aushalten, habe zur Sicherheit Kühlkörper drauf geklebt. Die tatsächliche Schaltfrequenz werde ich vermutlich nicht ermitteln oder messen können. Der IC um die FETs zu steuern dürfte unter dem CPU Kühler liegen.

Ich habe zum P4-System noch Fragen:
Ist beim P4 / 865PE CPC normal aus? Kann der Intel auch CPC an?
Beim Gigabyte gibt es im BIOS neben PAT (heißt MIB im BIOS) gibt es noch die Einstellung "TOP Performance". Was ist das, bzw. was macht das?
 
Find's cool dass sowohl North- als auch Southbridge im 45° Winkel gedreht sind. Von der NB kennt man das ja obwohl das ja eher ein NForce 2 Ding war.
 
Heho, ich habe den Prescott D0 ein wenig mit 32M gefüttert. Als RAM habe ich 2x512MB Hynix DT-D43 Riegel eingesetzt. Ziel ist es für mich erst ein mal zu sehen was die Speicher settings bringen.

#1: CPU: 15x200MHz / RAM 200MHz/2,5-3-3-8; zusätzliche Einstellungen alle aus. - 37m 13.359s
1606854880747.jpeg


#2: CPU: 15x200MHz / RAM 200MHz/2,5-3-3-8; PAT aktiviert. - 36m 53.031s
1606855056381.jpeg


#3: CPU: 15x200MHz / RAM 200MHz/2,5-3-3-8; PAT, Fast Chip Select, PSB parking aktiviert; - 36m 28.531s
1606855285528.jpeg


Die Zeiten sehen soweit ganz gut aus. Mit einer sub 37min Zeit habe ich nicht gerechnet. Verglichen mit Sockel A bin ich da bei ca. 2250MHz / FSB250MHz / 2,5-3-3-8 (z.B. #1.728 ). Auch bringen die zusätzlichen Optionen einiges. Fast eine ganze Minute beim Standard-Takt! Man sieht in den screens auch warum. Die Latency des Speichers sinkt durch die Optionen von 101ns auf 80ns!

Seltsamerweise wollte das board nicht mit meinen AT-6 und TCCD Riegeln auf 2-2-2-5 vernünftig laufen. Da bekomme ich Fehler bei 32M. Ohne PAT läuft es dann besser, trotzdem ist die Zeit dann mit 36m 49.593s eher meh und teilweise instabil.

Ich denke, ich werde als nächstes die PCI register untersuchen. Mal sehen, was ich da ermitteln kann. Vielleicht kann ich dann ein mod BIOS damit bauen.
 
Sieht soweit gut aus. Mich wundert etwas, das in Memset "CPC = dis." steht. Die fahren den Ram doch nicht ernsthaft mit 2T!?
 
Doch. CPC kann man im BIOS umstellen. 1T habe ich bisher noch nicht gestartet bekommen. Von daher ist die ~80ns Latency bei 2T / 200MHz / 2,5-3-3-8 RAM ein guter Wert!
 
digitalbath schrieb:
Beim Gigabyte gibt es im BIOS neben PAT (heißt MIB im BIOS) gibt es noch die Einstellung "TOP Performance". Was ist das, bzw. was macht das?
Zum Vergrößern anklicken....

"Hinter dem Menüpunkt "Top Performance", hinter dem sich augenscheinlich vielleicht PAT verstecken könnte, verbirgt sich nur eine Erhöhung des Frontside-Bus im normalen Betrieb von 201 auf 202 MHz."

CBase review

+1-MHz mehr FSB. Absoluter Turbo :LOL:
 
The Sandman schrieb:
+1-MHz mehr FSB. Absoluter Turbo
Zum Vergrößern anklicken....

das wäre zumindest absurd. :lol:

Tatsächlich kann ich mit dieser Einstellung teils nicht booten oder das System bleibt beim Post-screen hängen (FSB200MHz / RAM 200MHz). Ich denke nicht, dass es nur ein 1MHz boost ist. Soweit ich im Internet gesehen habe, soll diese Einstellung etwas bringen. Ich müsste hier mal mit niedrigerem FSB / RAM Takt mal testen. Vielleicht weiß ich dann mehr.


-------

Was ich bisher sehr seltsam finde, die RAM-timings sollen laut der Intel Dokumentation im PCI register Bus0Dev6 sein. Ich sehe mit meinen tools nur Device 0 und 1; kein 6! Bedeutet für mich: selbst wenn ich die RAM-timings mit memset verändere, ändert sich nichts in den für mich sichtbaren PCI Register. Das ist sehr blöd. Damit erledigt sich das Vorhaben eines mod-BIOSes quasi von selbst. :confused:


EDIT: kaum habe ich es geschrieben, ist Device6 doch aufgetaucht. kann also doch weiter machen. :bigok:

EDIT2: Rätsel gelöst. Device6 wird nur mit den tools angezeigt, wenn ich memset starte.
 
Zuletzt bearbeitet:
Das ist was ich vorerst mit meinem Prescot D0 erreichen kann:

Intel Prescott SL7E4 D0; 15x200 @ 15x253 | Gigabyte 8IPE1000-G (865PE) | Team Xtreem Chronus CE-6 2x1GB | Vdimm=2,70V | PAT & Fast Chip Select enabled
1607159388684.jpeg


Mehr werde ich wegen der Kühlung nicht erreichen. Ich kann zwar die Vcore im BIOS noch um zwei Stufen erhöhen, aber das bekomme ich kaum gekühlt (boxed Kühler). Der Speicher wird hier auch limitieren. Die Hynix DT-D43, Samsung (XL1.2) TCCD und Infineon DE-5 Riegel wollten bei diesem board nicht mit DDR500 arbeiten. Ausgerechnet die Riegel, die bei meinen Sockel A boards am schlechtesten arbeiten, funktionieren bisher hier am besten. Das Problem dürfte die Spannungsversorgung sein. Bei Last schwankt die Vdimm Spannung extrem. Ich weiß nicht, ob das an dem Spannungsregler oder an den Caps liegt. Bei Gelegenheit werde ich mir die Caps mal ansehen und ggf. wechseln. Gewölbt ist da zumindest nichts. Bis das Problem gelöst ist, werde ich das board lieber nicht quälen.

Zur Vollständigkeit, hier das 1M Ergebnis:
1607160385592.jpeg
 
Irgendwie gibt es wohl für jedes Board/Chipsatz die perfekten Rams. Kann man an das Board keinen Dirty Punk anlöten? Mit BH-5 geht vielleicht noch mehr...

LOL :LOL: Das ist gerade durchgelaufen:
2616.JPG

Haarscharf vom "Presskopf" geschlagen worden!
 
@The Sandman
Dein Ergebnis wird wohl vermutlich besser sein als meins. Ich habe es ja auf einer SSD Platte laufen lassen. Bisher hatte ich mit einer SSD bessere Ergebnisse. Einen Prescott G1 wäre nice to have. Bei ca. 1,5V kommt der G1 wohl ca. an die 4,5GHz. Da kommt der D0 kaum mit. Die E0 und G1 steppings bekommt man kaum noch, zumindet soweit ich es sehe.

dirty punk mod wäre hier leicht zu integrieren. Intel schreibt jedoch in seine Doku, dass Vdimm maximal bis 3V belasten sollte, Vtt bis 1,75V. Wobei die MSI boards Vdimm bis 3,2V anbieten. :fresse:

edit:
1607169252285.png
 
Ja, wird wohl schneller sein. Ist nur ne 7.2K IDE Platte.

Vielleicht mal im Marktplatz nach einer solchen CPU schauen, vielleicht hat ja einer noch ne günstige.

Bei einigen Boards für Sockel 478 scheint mehr VDIMM zu gehen:
www.hardwareluxx.de

[Frage] Max. Vdimm einiger Board`s !?!

Der Thread richtet sich jetzt mal an die jeweiligen Board Besitzer, wenn möglich mit der neusten Rev. ... keine Ahnung ob die bei manchen Board`s was an der Vdimm ändert !! - ABIT IC7-G - ABIT IC7-MAX3 - ASUS P4C800-E Deluxe - DFI LANparty Pro875 ... thx
www.hardwareluxx.de www.hardwareluxx.de
www.overclockers.com

master list of i865/875 motherboard problems

I have played with many a mobo these past few weeks and have put together a "master list" of assorted problems and shortcomings of each of them. Thought it might be interesting/helpful/whatever. Please add to this list and I will try to maintain this if anyone cares. Also I am not going to...
www.overclockers.com www.overclockers.com

MEMORY Voltage Scaling, please contribute...

This thread is dedicated to collecting UTT/VX/NEW-BH5 related data... especially how they scale with voltage. To contribute please do the following: * Set timings to 1T-2-2-2 (I run 1T-2-2-2-8-7-15, but that is just for reference) * Find the max MEMTEST STABLE MHz at 3.1v, 3.2v, 3.3v, 3.4v...
www.xtremesystems.org

Auf nem Asus geht es wohl mit dem DP-Mod:

Universal 3.3V VDIMM Mod Guide Review - Phoronix

www.phoronix.com www.phoronix.com

Wenn es von deinem Board eine höherwertige Version gäbe, könnte man vielleicht sowas machen:
www.hardwareluxx.de

[Guide] - Gigabyte BIOS Mod DS4 to DQ6

Hallo Liebe Leute, eigentlich bin ich zufriedener Nutzer des GA-X48-DS4 Mainboards, doch leider ist das BIOS nicht wirklich gut. Es fehlen im Vergleich zum DS5 oder gar DQ6 sehr viele Optionen. Zudem wird das Mainboard mit Updates nur spärlich versorgt, was sicherlich auch von Gigabyte...
www.hardwareluxx.de www.hardwareluxx.de

Mit Strg+F1(GB Secret-Kombo) wird wohl nicht mehr im Bios angezeigt?
 
Zuletzt bearbeitet:
@The Sandman
ohne Strg+F1 kommt man bei meinem Gigabyte nicht an die Speichersettings. Da wird ein ganzen untermenu ausgeblendet. Viele andere Einstellungen auch.
Vdimm kann ich bei meinem Gigabyte im BIOS +0,1V und +0,2V einstellen. Mit modbin könnte ich noch +0,3V frei schalten. Das müssten 2,9V ergeben. Habe ich aber noch nicht getestet.

Es gibt von dem Gigabyte noch das GA-8IPE1000 Pro3. Das müsste etwas besser sein. Ich habe schon überlegt, den System-Teil im BIOS zu tauschen. Viel dürfte es aber nicht bringen. Beide boards können im BIOS ähnlich viel.

Das MSI 865PE Neo2 board kann auch vdimm 3,2V. Damit wären es vier Sockel 478 boards mit Vdimm 3.0V+.

WMDK schrieb:
Zu vernünftigen Preisen auf jeden Fall. Auf 775 kriegst die G1er hinterher geworfen.
Zum Vergrößern anklicken....
Ich habe noch Zeit. Wenn ich ein Schnäpchen finde, hole ich mir einen für den Sockel 478.
 
Nur weil ich das MSI 865PE Neo2 damals eben hatte und ein paar Spielchen damit gemacht habe, ist das noch lange keine solide Umgebung zum übertakten.
Z.B. lässt das Board kein Erhöhen der CPU-Spannung zu, wenn es nen Prescott feststellt. Da muss man dann die Rückkopplung am Schaltregler dafür ein bisschen verbiegen xD
Ich war allerdings recht erstaunt, daß das Ding über 4,4 GHz mitmachte.
Alltäglich taktete ich den P4 damals aber nur auf 4 GHz. Das reichte völlig aus zum Crysis zocken mit jer HD3850 AGP und 4 GB RAM.
 
Intel i865PE Memory register

Zum Intel 865PE gibt es von Intel ein Datenblatt mit darin enthaltenen Informationen wo die Speicher Einstellungen in den Registern gespeichert wird. Leider hat Intel nicht alle Informationen in das Datenblatt eingetragen. Ich denke mal, das hat einen Grund. Ich habe jedenfalls mit Hilfe von memset einige Register herausgefunden und konnte so die Intel Informationen ergänzen.
Achtung! Das wird ein längerer Post!

Die Haupttimings vom 865PE liegen in dem sogenanten „Memory-Mapped I/O Register Space“. Das bedeutet diese Werte liegen nicht in den normal adressierten PCI register. Die Adresse zu diesem Memory I/O Space liegt im PCI register b0d6f0 register 10h. Mit dem RWEverything kann ich den PCI Register Bereich b0d6f0 erst sehen wenn ich Memset starte und es im Hintergrund liegt. Warum das so ist, weiß ich nicht. Mit einem Doppelklick auf den 32bit register 10h öffnet RWE automatisch den korrekten Bereich vom Memory I/O Space. In meinem Fall ist das “FECF 0000“. Dann kann ich die Speichereinstellungen ändern. Es gibt darin zwei für uns wichtige 32bit register. Register 60h (60h bis 63h) ist für DRAM Timing und Register 68h (68h bis 6Bh) ist für DRAM Controller Mode zuständig.

Hier die Auflistung der Register:
DRAM Timing
Code: 
Intel i865PE DRAM Timing register 60h

BIT    Description
1:0    DRAM RAS# Precharge (tRP)
         00 = 4 DRAM clocks
         01 = 3 DRAM clocks
         10 = 2 DRAM clocks
         11 = Reserved

3:2    DRAM RAS# to CAS# Delay (tRCD)
         00 = 4 DRAM clocks
         01 = 3 DRAM clocks
         10 = 2 DRAM clocks
         11 = Reserved

4      Burst Length
          0 = 4 Clocks
          1 = 8 Clocks

6:5    CAS# Latency (tCL)
         00 = 2.5 DRAM clocks
         01 = 2 DRAM clocks
         10 = 3 DRAM clocks
         11 = Reserved

9:7    Activate to Precharge delay (tRAS) Min
        000 = 10 DRAM clocks
        001 = 9 DRAM clocks
        010 = 8 DRAM clocks
        011 = 7 DRAM clocks
        100 = 6 DRAM clocks
        101 = 5 DRAM clocks
        others = Reserved

10    Activate to Precharge Delay (tRAS) Max
        0 = 120 micro-seconds
        1 = 70 micro-seconds
        Note: DDR333 DRAM requires a shorter tRAS (max) of 70 μs

12:11    Refresh Cycle Time (tRFC)
        00 = 5
        01 = 4
        10 = 3
        11 = 2

14:13    DRAM Idle Timer
        00 = 64T
        01 = 0T
        10 = 8T
        11 = 16T
20:16    Read Delay Adjust
         00000 = disable
         11111 = enable

24:21    Read Delay (tRD)
         0000 = 11
         0001 = 10
         0010 = 9
         0011 = 8
         0100 = 7
         0101 = 6
         0110 = 5
         0111 = 4
         1000 = 3
         1001 = 2

27:26    Read-Write Turnaround clocks
         00 = 9
         01 = 8
         10 = 7
         11 = 6

29:28    Write-Read Turnaround clocks
         00 = 6
         01 = 5
         10 = 4
         11 = 3

30    Write Recovery Time (tWR)
          0 = 2
          1 = 3

31    Write to Read Delay (tWTR)
          0 = 1
          1 = 2
DRAM Controller Mode
Code: 
Intel i865PE DRAM Controller Mode register 68h

BIT    Description
1:0    DRAM Type (DT)—RO. This field select between supported DRAM types.
         00 = Reserved
         01 = Dual data rate DRAM
         Other = Reserved

6:4    Mode Select (SMS)—R/W. These bits select the special operational mode of the DRAM interface.
         The special modes are intended for initialization at power up. Note that FCSEN (fast CS#) must be set
         to 0 while SMS cycles are performed. It is expected that BIOS may program FCSEN to
         possible 1 only after initialization.
         000 = Post Reset state – When the MCH exits reset (power-up or otherwise), the mode select field is cleared to 000.
                   During any reset sequence, while power is applied and reset is active, the MCH de-asserts
                    all CKE signals. After internal reset is de-asserted, CKE signals remain de-asserted until
                   this field is written to a value different than 000. On this event, all CKE signals are asserted.
                   During suspend (S3, S4), MCH internal signal triggers DRAM controller to flush pending
                   commands and enter all rows into self-refresh mode. As part of resume sequence, the
                   MCH will be reset – which will clear this bit field to 000 and maintain CKE signals deasserted.
                   After internal reset is de-asserted, CKE signals remain de-asserted until this field
                   is written to a value different than 000. On this event, all CKE signals are asserted.
         001 = NOP Command Enable – All processor cycles to DRAM result in a NOP command on the DRAM interface.
         010 = All Banks Pre-charge Enable – All processor cycles to DRAM result in an “all banks precharge” command on the DRAM interface.
         011 = Mode Register Set Enable – All processor cycles to DRAM result in a “mode register” set command on the DRAM interface. Host
                    address lines are mapped to DRAM address lines in order to specify the command sent. Host address HA[13:3] are mapped to
                    memory address SMA[5:1].
         100 = Extended Mode Register Set Enable – All processor cycles to DRAM result in an “extended mode register set” command on the
                   DRAM interface. Host address lines are mapped to DRAM address lines in order to specify the command sent. Host address
                   lines are mapped to DRAM address lines in order to specify the command sent. Host address HA[13:3] are mapped to memory
                   address SMA[5:1].
         101 = Reserved
         110 = CBR Refresh Enable – In this mode all processor cycles to DRAM result in a CBR cycle on the DRAM interface
         111 = Normal operation

10:8    Refresh Mode Select (RMS)—R/W. This field determines whether refresh is enabled and, if so, at
         what rate refreshes will be executed.
         000 = Reserved
         001 = Refresh enabled. Refresh interval 15.6 μsec
         010 = Refresh enabled. Refresh interval 7.8 μsec
         011 = Refresh enabled. Refresh interval 64 μsec
         111 = Refresh enabled. Refresh interval 64 clocks (fast refresh mode)
         Other = Reserved

13    Command Per Clock (CPC)
        0 = disable
        1 = enable

14    Fast Chip Select (Performance Mode)
        0 = disable
        1 = enable

20    Dynamic Paging Mode
        0 = disable
        1 = enable (faster)

22:21    Number of Channels (CHAN)—R/W. The MCH memory controller supports three modes of operation.
             When programmed for single-channel mode, there are three options: channel A is
             populated, channel B is populated, or both are populated but not identically. When both channels
             have DIMMs installed but they are not identical (from channel to channel), the controller operates
             in a mode that is referred to as virtual single-channel. In this mode, the two physical channels are
             not in lock step but act as one logical channel. To operate in either dual-channel mode, the two
             channels must be populated identically.
        00 = Single-channel or virtual single-channel
        01 = Dual-channel, linear organization
        10 = Dual-channel, tiled organization
        11 = Reserved

29    Initialization Complete (IC)—R/W. This bit is used for communication of the software state
       between the memory controller and the BIOS.
       1 = BIOS sets this bit to 1 after initialization of the DRAM memory array is complete.

Dann gibt es noch zwei andere Einstellungen im BIOS:

PSB Parking (Bus parking)
Register b0d6f0 C0h [11]
1 =enable
0 =disable

PAT (MIB im BIOS)
Register b0d0f0 C4h [27]
1 = disable
0 = enable
Register b0d0f0 C4h [17:16]
10 = disable
01 = enable
Register b0d6f0 40h [20]
1 = disable
0 = enable
Register b0d6f0 40h [1:0]
11 = disable
00 = enable
[/CODE]

Warum der ganze Aufwand? Da wir jetzt diese Register Adressen kennen, könnte man ein Programm schreiben (option-rom), dass beim Systemstart diese Einstellungen umsetzt. Leider weiß ich noch nicht wie man mit dem Assembler den „Memory-Mapped I/O Register Space“ Addressiert, bzw. wie ich darin die Register umschreiben kann. Sollte aber funktionieren. Wenn Zeit und Lust da ist, werde ich das mal in Angriff nehmen.

edit. Korrektur
edit2. correction #2; see post #330. thanks @Antinomy
edit3. correction #3; see post #333. thanks @Antinomy
 
Zuletzt bearbeitet:
Nettes Monster :d schade, dass der bei mir leider nich passen würde wegen ATX Stecker...

Frisch eingetroffenes MSI 845E MAX - CPU ist (nachdem cm-dicke silberne WLP runter ist) ein einfacher P4 Northwood.
PXL_20201222_211021186.jpg
 
Nice ein früher Northwood, noch mit dem alten Laserprint, also der Pentium 4 Schriftzug. Dachte das hätten nur die Willametten.
 
Anmelden, um zu antworten.
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh