Bei dem Bild ist nur einer der vier Chips zu sehen. Jeder der vier Chips auf dem Package hat den gleichen Aufbau, was dann 1024 Einheiten für das gesamte MCM Design ergibt (256 pro Chip). Die Fertigungsgröße liegt vermutlich bei 32nm. Für 22nm sind die Strukturen zu grob und für 45nm zu fein. Leider liegt hier gerade kein geschliffener 32nm Chip von Intel herum um das mal auf die Schnelle vergleichen zu können.
Xeon SoMa: Geheimnisvolles MCM-Design von Intel aufgetaucht
- Ersteller HWL News Bot
- Erstellt am
- Mitglied seit
- 15.11.2002
- Beiträge
- 27.125
Danke für die Erläuterung!
Aber müssten es dann nicht 4 x 8 Segmente sein (vier horizontal und acht vertikal)? Also sind es 32 dieser Segmente pro Chip und jedes Segment noch einmal acht "Units" was bei vier Chips dann 1.024 "Units" macht.
Zuletzt bearbeitet:
Da liegt wohl ein Begrifflichkeitsfehler vor. Mit Segmenten waren von meiner Seite aus, eigentlich nicht die zusammengefassten blauen Blöcke mit jeweils 8 Units, sondern eins der vier großen Viertel des Chips gemeint. Aber am Ende kommt man ja dann trotzdem auf auf 256 Units pro Chip bzw. 1024 für das gesamte MCM Package.
Kann mich mal einer darüber aufklären was so faszinierend an 4 Jahre alten ES, QS oder sonstigen *S ist? Vor allem wenn sie keiner nutzen kann und die auch noch Geld kosten?
Ist ja nicht so als wären wir hier über historische Prozessoren oder die nächste Generation gestolpert. Das sind irgendwelche Testchips von denen täglich weltweit tausende produziert werden.
Ist ja nicht so als wären wir hier über historische Prozessoren oder die nächste Generation gestolpert. Das sind irgendwelche Testchips von denen täglich weltweit tausende produziert werden.
- Mitglied seit
- 15.11.2002
- Beiträge
- 27.125
Naja, es ist deswegen interessant, weil die Chips offenbar in nicht ganz so kleinen Stückzahlen produziert wurden, rein äußerlich ähnlich den Desktop-Prozessoren ist und offenbar einen recht interessanten Aufbau besitzt. Es wäre einfach interessant zu wissen was Intel damit genau getestet hat.
Wie einige hier schon gemutmaßt haben: Ich vermute auch, dass man hier ein GPU Design testen wollte. Das war vielleicht noch nicht ganz fertig, aber man wollte zumindest Grundfunktionen vorab testen, vielleicht auch in Verbindung mit einem Interposter.
Ich muss den Thread hier nun doch noch mal ausgraben.
Jetzt, da der Xeon Sapphire Rapids draussen ist - macht das SoMa design doch einigermassen Sinn.
Der Xeon wurde im Mai 2019 angekuendigt - also etwa zur Zeit, als die SoMas den Markt erreicht haben.
Waren diese ein Test fuer den Interposer bzw fuer die Die-2-Die-Connection?
Jetzt, da der Xeon Sapphire Rapids draussen ist - macht das SoMa design doch einigermassen Sinn.
Der Xeon wurde im Mai 2019 angekuendigt - also etwa zur Zeit, als die SoMas den Markt erreicht haben.
Waren diese ein Test fuer den Interposer bzw fuer die Die-2-Die-Connection?