Werbung
Die quelloffene Befehlsarchitektur RISC-V, kurz für Reduced Instruction Set Computer V, wurde mit dem Ziel entworfen, Mikroprozessoren ohne Erwerb einer Lizenz entwerfen und fertigen zu können. Dabei sollen mit RISC-V energieeffiziente und gleichzeitig performante Prozessoren realisiert werden können. Die Zugänglichkeit von RISC-V ermöglicht es den Entwicklern zudem, Prozessoren zu entwerfen, die auf spezifische Anforderungen zugeschnitten sind. So entstehen zahlreiche Projekte, die die Verbreitung und Etablierung der Architektur vorantrieben.
Das Fraunhofer-Institut für Photonische Mikrosysteme (IPMS) etwa hat einen Prozessor IP, ein vielfach einsetzbarer, vorgefertigter Funktionsblock eines Chipdesigns, entwickelt, der auf der offenen RISC‑V Befehlsarchitektur basiert, EMSA5. Es handelt sich dabei um einen 32-Bit-Prozessor mit fünfstufiger Pipeline, der sowohl in eingebetteten Systemen als auch in Anwendungen funktionaler Sicherheit wie im Automobilbereich Anwendung finden soll. Für letzteres verfügt der IP-Core sogar bereits über eine ASIL D ready Zertifizierung nach der ISO 26262.
Ein weiteres Projekt wird unter dem Namen TRISTAN sowohl vom Bundesministerium für Bildung und Forschung wie auch der EU gefördert. Das übergeordnete Ziel des Projekt TRISTAN besteht darin, das europäische RISC-V-Ökosystem zu erweitern und zu industrialisieren. Dafür soll das Ökosystem um wesentliche Komponenten in industrieller Qualität erweitert werden, die für SoC-Designs in verschiedenen Anwendungsbereichen (z.B. Automobil, Industrie, etc.) verwendet werden können. Der Ansatz umfasst sowohl elektronische Design-Automatisierungswerkzeuge (EDA) als auch den gesamten Software-Stack. So soll gegenüber kommerziellen – meist außereuropäischen – Lösungen eine unabhängige und offene Alternative bereitgestellt und die technologische Souveränität Europas gestärkt werden.
Im Rahmen des OCTOPUS-Förderprogramms wird im Verbundprojekt ImaB-Edge ein System verteilter Sensorelektronik zur permanenten Überwachung des Zustands der Bausubstanz von Infrastruktur-Bauwerken entwickelt, um eine energieeffiziente und vorausschauende Instandhaltung gewährleisten zu können. Das Vorhaben möchte damit zur Sicherheit von Infrastruktur und zu deren kostensparenden Unterhalt beitragen. Auch an diesem Projekt ist das Fraunhofer IPMS beteiligt, dass einen Entwurf eines energieeffizienten, flexibel skalierbaren und dennoch performanten Rechenclusters, bestehend aus mehreren RISC-V Prozessoren, entwickeln soll. Das EDGE-Gateway dient dabei als autarkes Datenerfassungsmodul für die permanent verbauten Sensor-EDGE Module und als zentrales Schnittstellenmodul für den Betreiber. Mittels Vernetzung und künstlicher Intelligenz sollen die anfallenden Daten automatisch analysiert und bewertet werden können.