Werbung
Den grundsätzlichen Aufbau der EPYC-Prozessoren der 2. Generation kennen wir. Es wird einen zentralen I/O-Die und acht Chiplets mit jeweils acht Zen-2-Kernen geben – insgesamt also 64 Kerne bei einer Vollbestückung. Die Zen-2-Architektur als solches wurde bisher nur grob umrissen. Unter anderem bekannt ist das Vorhandensein von nun vier 256 Bit breiten FPUs (Floating Point Units). Zudem hat man den Op-Cache vergrößert, den Instructions Cache reorganisiert und die gesamte Pipeline weiter optimiert. AMD spricht außerdem davon, pro Rechenoperation mit Zen 2 nur die halbe Leistungsaufnahme zu benötigen, was sicherlich auch der Fertigung in 7 nm geschuldet ist.
Noch große Fragezeichen gibt es beim Aufbau des Chiplet-Designs und der Anbindung der einzelnen Chips sowie dem Angebot an I/Os. Bekannt ist, dass AMDs EPYC-7002-Prozessoren PCI-Express 4.0 unterstützen werden – genau wie die Ryzen- und Ryzen-Threadripper-Prozessoren der 3. Generation. Damit verdoppelt AMD die Datenrate der zur Verfügung stehenden PCI-Express-Lanes. Aufgrund der Weiterverwendung des SP3-Sockel, wird es zudem bei 128 PCI-Express-Lanes für einen Single-Sockel-EPYC-Prozessor bleiben.
Damit bleibt AMD dem Konkurrenten Intel in dieser Hinsicht einen Schritt voraus, denn auch die Xeon-Scalable-Prozessoren der 2. Generation bieten weiterhin nur PCI-Express 3.0, im Falle eines Single-Socket-Systems derer 48, im Dual-Sockel 96 und mit einer entsprechenden Verdopplung für 4S und 8S eben 192 und 384. Wer also mehr als 100 PCI-Express-Lanes benötigt, muss bei Intel schon zu einem 4S-System greifen, während bei AMD ein Prozessor dazu ausreicht.
Datenschutzhinweis für Twitter
An dieser Stelle möchten wir Ihnen einen Twitter Feed zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Twitter setzt durch das Einbinden des Applets Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf diesen Feed. Der Inhalt wird anschließend geladen und Ihnen angezeigt.Ihr Hardwareluxx-Team
Tweets ab jetzt direkt anzeigen
Patrick Kennedy von ServeTheHome hat in den vergangenen Wochen mit vielen Partnern von AMD gesprochen und ist in seiner Recherche offenbar zur Erkenntnis gelangt, dass AMD im Falle eines 2S-EPYC-Systems mit den Rome-Prozessoren die Anzahl der PCI-Express-Lanes noch wird steigern können.
Um die Geschwindigkeit von PCI-Express 3.0 auf 4.0 zu verdoppeln, muss AMD die interne Anbindung beschleunigen. Der Infinity-Fabric-Datenpfad muss die Datenraten für PCI-Express 4.0 also beherrschen. Derzeitigen Erkenntnissen nach, bietet der I/O-Die acht PCIe/IFIS-Controller (Infinity Fabric Inter Socket) mit verdoppelter Datenrate. Pro Controller können 16 PCI-Express-Lanes zur Verfügung gestellt werden. Für einen 1S-EPYC-Prozessor bedeutet dies 8x16 = 128 PCI-Express Lanes.
Für ein 2S-EPYC-System verwendete AMD jeweils vier der IFIS-Controller für die Anbindung der beiden Prozessoren untereinander. Jeweils vier Links werden zwischen den jeweils vier Dies hergestellt. Für die Anzahl der PCI-Express-Lanes bedeutete dies, dass es auch für ein 2S-EPYC-System bei insgesamt 128 PCI-Express-Lanes geblieben ist. Dies ist wie gesagt noch immer mehr als bei den aktuellen Xeon-Scalable-Prozessoren der 2. Generation.
Weniger Infinity Fabric Inter Socket – mehr PCI-Express-Lanes
Die höhere Datenrate durch PCI-Express 4.0 bzw. die damit verknüpfte höhere Datenrate des Infinity-Fabric-Inter-Socket-Verbindung ermöglicht es AMD weniger PCIe/IFIS-Controller für die Verbindung zweier EPYC-Prozessoren in einem 2S-System zu verwenden. Die Datenrate würde sich bei gleicher Anzahl (aktuell vier) an PCIe/IFIS-Controller verdoppeln.
Die Anforderung an die Speicherbandbreite für Datenzugriffe von einem Sockel auf den Speicher des zweiten Sockels liegt bei 204,8 GB/s (ausgehend von Octa-Channel DDR4-3200). Zwei PCIe/IFIS-Controller liefern exakt diese 204,8 GB/s und wären damit ausreichend (2 x 16 x 25,6 x 2 / 8 = 204,8). Mit drei PCIe/IFIS-Controllern für den Interconnect würde sich AMD etwas Spielraum lassen und hätte dennoch einen PCIe/IFIS-Controller übrig.
Aus diesen Optionen ergibt sich eine gewisse Flexibilität für AMD und die Plattform-Anbieter in Form von Server- und Mainboardherstellern. Die EPYC-Prozessoren der 2. Generation sind Sockel-kompatibel zu bestehenden Systemen. Diese sind im 1S- und 2S-Betrieb auf 128 PCI-Express-Lanes ausgelegt, die sie auf unterschiedlichste Art und Weise nutzen. So sind acht Steckplätze mit den vollen 16 PCI-Express-Lanes ebenso bereits umgesetzt worden wie die 32 schnelle NVMe-SSDs mit jeweils vier Lanes. Hier kommt es einfach auf den Anwendungsbereich an.
Mit den EPYC-Prozessoren der 2. Generation ergibt sich nun die Option weiterhin bei 128 PCI-Express-Lanes zu bleiben oder etwas Inter-Socket-Bandbreite zu opfern und dafür die Anzahl der PCI-Express-Lanes weiter zu steigern. Offenbar haben genau das AMD und die Plattformpartner für den Start der nächsten EPYC-Prozessoren vor. Eine Steigerung von 128 auf 160 PCI-Express-Lanes klingt zunächst einmal nicht besonders berauschend, allerdings muss man sich vor Augen führen, dass wir auch vom Wechsel von PCI-Express 3.0 auf 4.0 sprechen. Um PCI-Express 4.0 unterstützen zu können, müssen die meisten Mainboards und Server in einer neuen Version erscheinen. In diese Zuge wäre auch eine Umstellung von 128 auf 160 PCI-Express-Lanes mehr als denkbar – zumindest für bestimmte 2S-Systeme.
Neben der Verdopplung der Kerne pro Sockel und der neuen Zen-2-Architektur hat AMD also offenbar auch in anderen Teilbereichen noch einige Überraschungen in der Schublade.