Werbung
Mit dem eXtended-Cube oder "X-Cube" hat Samsung eine neue 3D-Packaging-Technologie und somit das Gegenstück zu Intels Foveros-Technik vorgestellt. Erst gestern veröffentlichte Intel die zukünftigen Pläne in der 3D-Stacking-Technik und hat bereits im zweiten Quartal 2020 einen Chip mit Hybrid-Bonding-Technologie gefertigt. Dazu werden wir noch eine gesonderte Meldung veröffentlichen.
eXtended-Cube wird dort zum Einsatz kommen, wo verschiedene Chips mittels through-silicon via (TSV) übereinander gestapelt werden. Die neue Technik kommt im Zusammenspiel mit der Fertigung in 7 nm mit EUV zum Einsatz – also für die aktuellste Fertigungstechik der eigentlichen Chips. Das stapeln von Chips sorgt zum einen für höhere Bandbreite und geringere Latenzen, macht solche Designs aber auch flexibler, kostengünstiger in der Fertigung und sparsamer. Intels Lakefield-Prozessoren (Test) setzen mit Foveros auf eine 3D-Packaging-Technik.
Samsung hat einen Testchip gefertigt, bei dem ein gestapelter SRAM auf einem Compute-Die aufgebracht wird. Der Compute-Die wurde in 7 nm gefertigt. Die TSVs werden zu den Micro-Bumps mit einem Abstand von nur 30 µm zueinander geführt. Zum Vergleich: Intel kommt bei Foveros auf einen Bump Pitch von 25 bis 50 µm. Für das Hybrid Bonding spricht man von 10 µm und weniger. AMD verbindet die CCDs und IODs der aktuellen Ryzen-Prozessoren mit einem Bump Pitch von 130 µm über einen Interposer miteinander.
Der eXtended-Cube macht es möglich auf einen Interposer zu verzichten. Dieser fügt weitere Komplexität und Latenzen hinzu, auf die man nun verzichten kann. Mehr SRAM nahe an einem Compute-Die verringert die Notwendigkeit nach DRAM. SRAM ist aufgrund der notwendigen Chipfläche meist recht limitiert.
Das eXtended-Cube-Packacking steht laut Samsung ab sofort im Zusammenspiel mit der Fertigung in 7 und 5 nm zur Verfügung. Derzeit ist nicht bekannt, welchen Chip Samsung mit eXtended-Cube-Packacking fertigen wird. Auf der Hotchips-Konferenz vom 16. bis 18. August wird Samsung dazu einen Vortrag halten.