News und Artikel durchsuchen
{{#data.error.root_cause}}
{{/data.error}}
{{^data.error}}
{{#texts.summary}}
[{{{type}}}] {{{reason}}}
{{/data.error.root_cause}}{{texts.summary}} {{#options.result.rssIcon}} RSS {{/options.result.rssIcon}}
{{/texts.summary}} {{#data.hits.hits}}
{{#_source.featured}}
FEATURED
{{/_source.featured}}
{{#_source.showImage}}
{{#_source.image}}
{{/_source.image}}
{{/_source.showImage}}
{{/data.hits.hits}}
{{{_source.title}}} {{#_source.showPrice}} {{{_source.displayPrice}}} {{/_source.showPrice}}
{{#_source.showLink}} {{/_source.showLink}} {{#_source.showDate}}{{{_source.displayDate}}}
{{/_source.showDate}}{{{_source.description}}}
{{#_source.additionalInfo}}{{#_source.additionalFields}} {{#title}} {{{label}}}: {{{title}}} {{/title}} {{/_source.additionalFields}}
{{/_source.additionalInfo}}
TSV
-
TSV-Abstand extrem gering: Details zu AMDs 3D V-Cache
Eine Analyse von Yuzo Fukuzaki von TechInsights bringt weiteres Licht in die Umsetzung von AMDs 3D V-Cache. Die Packaging-Technik stammt höchstwahrscheinlich von TSMC und nennt sich TSMC-SoIC. Der Fokus liegt vor allem in der Analyse der Fertigung, auf die ersten offiziellen Details des 3D V-Cache sind wir im Rahmen der Präsentation bereits eingegangen. Für den 3D V-Cache stapelt AMD einen SRAM mit Abmessungen von 6 x 6 mm direkt auf dem... [mehr] -
Samsung zeigt 3D-Packaging-Technologie eXtended-Cube "X-Cube"
Mit dem eXtended-Cube oder "X-Cube" hat Samsung eine neue 3D-Packaging-Technologie und somit das Gegenstück zu Intels Foveros-Technik vorgestellt. Erst gestern veröffentlichte Intel die zukünftigen Pläne in der 3D-Stacking-Technik und hat bereits im zweiten Quartal 2020 einen Chip mit Hybrid-Bonding-Technologie gefertigt. Dazu werden wir noch eine gesonderte Meldung veröffentlichen. eXtended-Cube wird dort zum Einsatz kommen, wo... [mehr] -
Quest: Schichten im SRAM Neural Prozessor sprechen per Induktionsschleifen
Für die Steigerung der Rechenleistung moderner Prozessoren sind möglichst viele Datenverbindungen essentiell – gleiches gilt für die Anbindung von schnellem Speicher. Im Falle von High Bandwidth Memory verwenden die meisten Hersteller sogenannte Through-Silicon Vias (TSVs). Bei den TSVs handelt es sich um eine Halbleitertechnik, die durch das Silizium-Substrat geführt wird. Neben der enorm komplizierten Fertigung dieser TSVs bestehen... [mehr] -
Toshiba startet Prototyp-Produktion von TLC-NAND mit TSV-Technik
Toshiba produziert laut eigenen Angaben zufolge die ersten NAND-Bausteine mit der TSV-Technik. Die Besonderheit der Speicherbausteine ist in der Verdrahtung zu finden. Während alle aktuellen Speicherdies intern mit dünnen Drahtbonds verbunden werden, werden bei der TSV-Technik die Dies vertikal angeordnet und miteinander verbunden. Damit werden die Signalwege deutlich verkürzt und es können höhere Geschwindigkeiten erreicht werden. Zudem können... [mehr]