Prozessoren

Nächste EPYC-Generation mit 96 Kernen, 12 Speicherkanälen und riesigem Sockel

Es gibt erste Gerüchte zu den Spezifikationen der übernächsten EPYC-Generation alias Genoa. Zwar steht der offizielle Startschuss der Milan-Modellen mit Zern-3-Kernen noch aus, jedoch kocht es in der Gerüchteküche bereits kräftig wenn es um die jeweils nächste Generation geht.

Mit dem Milan-Design bleibt AMD dem aktuellen Aufbau treu. Es gibt wieder bis zu acht CCDs mit jeweils acht Kernen und einen zentralen IOD. Zen 3 als Architektur sowie der vereinheitlichte L3-Cache dürften einen ordentlichen Leistungssprung bringen. Die Plattform als solches bleibt im in Kürze erfolgenden Schritt allerdings unangetastet. Wir sehen also einmal mehr 128 PCI-Express-4.0-Lanes, DDR4-3200 und maximal 64 Kerne.

Mit Genoa wird es größere Änderungen geben: Dies betrifft nicht nur die bisher unbekannten Änderungen in der Zen-4-Architektur, sondern vor allem in der Plattform. Bereits für Milan war anfangs von einer Erhöhung der Anzahl der Kerne die Rede, diese wird es aber wohl erst mit Genoa geben. Statt wie bisher 64 soll es dann bis zu 96 Kerne geben, die jeweils zwei Threads verarbeiten können. Realisiert wird dies durch weiterhin acht Kerne pro CCD, allerdings kann das Genoa-Package offenbar zwölf dieser CCDs aufnehmen (12 x 8 = 96). Den notwendigen Platz bekommt AMD einerseits durch die Tatsache, dass die Zen-4-CCDs in 5 nm gefertigt werden sollen, aber auch das Package wird deutlich größer. Ob AMD mit Zen 4 die Größe des L3-Caches noch einmal erhöht und welche weiteren Verbesserungen es in diesem Bereich geben wird, ist noch völlig unbekannt.

Der neue Sockel SP5 soll 6.096 Pins aufweisen. Zum Vergleich: Der aktuelle Sockel SP3 kommt auf 4.094 Kontakte und Intels Sockel für die ebenfalls in Kürze erwarteten Ice-Lake-SP-Prozessoren auf 4.189 Pins.

Die Erweiterung des Sockels um +50 % an Kontakten dürfte vor allem durch das 12-Kanal-Speicherinterface begründet sein. Ein Wechsel von DDR4 auf DDR5 alleine benötigt nicht eine derart hohe Erweiterung der Kontakte zwischen Prozessor und Mainboard, wohl aber die Erweiterung von acht auf zwölf Speicherkanäle. Im Grunde skaliert das Design in vielen Bereich um die besagten +50 %: Sockel SP3 auf SP5, 64 auf 96 Kerne, acht auf zwölf Speicherkanäle – alles scheint aufeinander abgestimmt zu sein.

DDR5-5200 dürfte ein guter Einstiegspunkt sein, denn auch wenn die Schlagzeilen zum neuen DDR-Standard für Arbeitsspeicher mit DDR5-8400 oder ähnlichen Angaben dominieren, zum Start wird DDR5 mit DDR5-4800 loslegen und sich über die Jahre immer weiter steigern – ähnlich wie wir dies bei DDR4 über die letzten Jahre gesehen haben. Ob es außerdem gleich zwölf Speicherkanäle sein müssen, steht auf einem anderen Blatt. Für die CPU-Modelle mit 64 oder 96 Kerne mag dies durchaus Sinn machen, ob aber auch die kleineren Modelle mit 24 oder 48 Kerne (wenn es diese denn überhaupt geben wird) mit derart vielen Speicherkanälen ausgestattet sein werden, wird sich zeigen.

Allerdings hat das größere Package eine höhere Leistungsaufnahme. Von derzeit maximal 280 W soll diese auf 320 W steigen. Das größere Package hat hier allerdings auch seinen Vorteil, weil die Fläche über die die Abwärme aufgenommen werden kann, ebenfalls größer wird.

Obiges Mockup zeigt den möglichen Aufbau eines Genoa-Packages. An zentraler Position befindet sich weiterhin der IOD. In vier Paketen zu jeweils drei CCDs sind die Zen-4-Kerne untergebracht. Bis AMD die übernächste EPYC-Generation offiziell vorstellen wird, werden sicherlich 18 bis 24 Monate vergehen. Zunächst einmal wird man sich in der Außendarstellung auf Milan auf Basis der Zen-3-Architektur konzentrieren.

Zum Abschluss sei noch eingemerkt, das keine der oben genannten Informationen als sicher gilt. Es handelt sich um ein Gerücht, welches zwar aus einer guten Quelle stammt, welches sich aktuell jedoch nicht bestätigen lässt.