Rambus
-
3,2 GBit/s über 1.024-Bit-PHY: Rambus entwickelt HBM2E-Controller
Neben immer schnelleren Interconnects spielt möglichst schnell angebundener Speicher für GPGPUs, ASICs und FPAGs eine immer wichtigeren Rolle. Für Unternehmen, die keine eigene Intellectual Property (IP) für einen HBM2E-Speichercontroller und den dazugehörigen PHY (die physikalische Anbindung) entwickeln wollen oder können, stellt Rambus diesen bereit. Die Standardisierungsbehörde JEDEC spezifizierte HBM2E bereits auf bis zu 3,2... [mehr] -
Rambus will mit DDR5 und HBM3 wieder zurück ins Geschäft
Rambus war einmal eines der innovativsten Unternehmen im IT-Segment und an der Schwelle hier eine große Hausnummer zu werden. Allerdings verspekulierte man sich um das Jahr 2000 mit der Entwicklung und Einführung des RDRAM. Als erster Speicher nutzte man die Technik der Datenübertragung an der steigenden und abfallenden Flanke. Somit waren über einen 64 Bit breiten Datenbus bei Taktraten von 133 MHz Bandbreite von bis zu 1.066 MB/s möglich... [mehr]