Gerüchteküche: Start von Ryzen 2 im Februar – bis zu 12 Kerne und über 5 GHz Boost-Takt

[fdsonne]

Die Lanes kommen von der CPU - und sind natürlich PCIe 3.0. Um die CPU gings aber auch nicht.

 

[Paddy92]

Also bei mir zb zeigt GPUZ die PCIe 3.0 auch an, wenn man den Test macht, habe ein Board mit x370 Chipsatz.

Moment, du bringst da etwas durcheinander. Die PCIe-Lanes für die Grafikkarte kommen direkt von der CPU und diese sind zweifelsfrei auf 3.0 spezifiziert. Dies bestreitet hier auch keiner, denn hier geht es um die PCIe-Lanes, welche zusätzlich vom Chipsatz zur Verfügung gestellt werden. Diese hatte AMD ursprünglich als 3.0 spezifiziert, aber mit dem Zusatz At time of presentation, PCI-Express 3.0 connectivity pending certification, also war die Zertifizierung der Lanes für den Chipsatz durch die PCI SIG zu diesem Zeitpunkt noch nicht abgeschlossen. Da AMD aber bei den aktuelleren Folien zu den kleinen Ryzen aber nur noch von 2.0 redet, scheint es so, als hätten sie da irgendwo geschlampt und so die 3.0 Zertifizierung nicht erhalten.

 

[Holzmann]

Alles klar, das hatte ich dann falsch verstanden, sorry ...

 

[Holt]

Paddy92, danke die Quelle hatte ich mir damals nicht rausgeschrieben und sie nun nicht wiedergefunden.

"Mit dem X370 kahmen noch vier PCIe-3.0-Lanes hinzu, die auch als zwei Sata-Express-Ports nutzbar sind, und vier reguläre Sata-6-GBit/s-Anschlüsse hinzu.

Die Anzahl der SATA Ports ist ja in Wahrheit auch höher als auf den Folien angegeben, alleine der externe X370 hat definitiv einen 8 Port SATA Host Controller und dazu kommen eben nicht die beiden des internen Chipsatz in der CPU. Vergesst nicht, RYZEN sind SoCs, die haben also einen internen Chips fest in der CPU drin, aber im Gegensatz zu den meisten SoCs die nur die internen Chipsatz verwenden, kann man eben auch die externen Chipsätze anbinden, eben den A320, B350 oder X370 und was der interne bietet, sieht man an dem was die Plattform mit dem A/X300 bietet, denn diese beiden sind ja keine echten Chipsätze, da sie eben selbst keinerlei I/O Ports bieten, dafür kann man aber dann die 4 PCIe 3.0 Lanes nutzen, an denen die anderen Chipsätze hängen.

Außerdem ist es natürlich recht bescheuert SATAe auf die Folien zu schreiben, da SATA Express kein eigenes Port ist, sondern eben eine Kombination von 2 SATA Ports die auf 2 PCIe Lanes umgeschaltet werden können und noch unsinniger ist es NVMe auf so eine Folie zu schreiben, da NVMe ein SW Protokoll für PCIe SSDs ist, also keine HW beschreibt. Außerdem reicht eine PCIe Lane um eine SSD über PCIe anzubinden und eine PCIe Anbindung ist die Voraussetzung damit eine SSD das NVMe Protokoll nutzen kann.

Es wäre sinnvoller gewesen die konkrete Anzahl der SATA Ports (die hat man zu gering angegeben) und PCIe Lanes konkret einzeln anzugeben, wie es bei Intel ist, da es ja dem Boardhersteller obliegt wie er welchen davon konkret nutzt.

Glaube das ist der Punkt, der von besagtem User H. nicht berücksichtigt wurde.

Quelle:
Ryzen: AMD erlutert X370-Chipsatz und zeigt AM4-Mainboards - Golem.de

Dann liest die Quelle ganz, da steht unten: "Bis zur Veröffentlichung der AM4-Plattform für Endkunden soll es noch ein paar Wochen dauern" und vergleich dies mit den Aussagen in Post #203, damit kann man diese Aussagen dann auch einordnen. Zuerst war es eben anderes vorgesehen als es hinterher wirklich genutzt werden konnte.

Also bei mir zb zeigt GPUZ die PCIe 3.0 auch an, wenn man den Test macht, habe ein Board mit x370 Chipsatz.

GPU-Z zeigt aber nur die PCIe Lanes an an denen die Graka hängt und die wird kaum an denen des externen Chipsatzes hängen. Die PCIe 3.0 Lanes die direkt aus der CPU bzw. von deren interen Chipsatz sind, haben ja kein Problem, es geht nur um die der externen Chipsätze und die sind auch zusätzlich zu den PCIe 2.0 Lanes (8 bei X370) vorhanden, nur werden sie eben bis auf wenige Ausnahmen wo da ein ASMedia Controller dran hängt, gar nicht genutzt. Die sieht man dann bei HWInfo64, aber nicht bei GPU-Z.

Diese externen Chipsätze sind aber auch gar nicht von AMD selbst, die sind von ASMedia:

AMD and Asmedia sign chipset development outsourcing deal
...
November 25, 2014

Schon deshalb ist es totaler Schwachsinn bei dem Thema AMD Bashing zu unterstellen, aber Wissen ist bei denen die sowas machen, wohl nur in homöopathischer Dosierung vorhanden, die hauen nur drauf, ob sie recht haben oder nicht, ist denen doch egal und die Admins werfen solche Störer und Fakenewsschleudern leider nicht konsequent raus.

 

[Tzk]

Es wäre sinnvoller gewesen die konkrete Anzahl der SATA Ports (die hat man zu gering angegeben) und PCIe Lanes konkret einzeln anzugeben, wie es bei Intel ist, da es ja dem Boardhersteller obliegt wie er welchen davon konkret nutzt.

Ich hätte mir auch eine Angabe wie: "Wahlweise 2x SATA oder 2x PCIe 3.0" gewüscht. Leider hat AMD lieber Folien rausgehauen die missverständlich sind und obendrein später nochmals geändert wurden. Schade.

Falls AsMedia wirklich die AM4 Chipsets herstellt, wäre es dann kein Wunder wenn die externen AsMedia Controller damit laufen. Dein Link erwähnt leider nur die APU Chipsets namentlich, nicht die für AM4.
EDIT: Rumor: AMD Zen chipsets suffering USB 3.1 setback - The Tech Report
Scheint doch so das AsMedia die AM4 Chipsets designed.

 

[Holt]

AMD hat damals die ganze Chipsatzentwicklung an ASMedia abgegeben, die AM4 Chipsätze sind von ASMedia und ja, daher wundert es auch nicht wieso die ASMedia USB 3.1 Gen 2 Host Controller daran laufen. Nur nutzt es eben nichts, wenn man die Lanes an einen Slot ausgibt, dann müssen alle möglichen Controller daran fehlerfrei arbeiten. Wenn die PCIe Lanes auch lange nach dem Erscheinen der Chipsätze, die sind ja schon 2016 für Bristol Ridge erschienen, auch wenn sie nur für OEMs verfügbar waren, dann noch nicht spezifiziert waren, dann kann es nur daran gelegen haben, dass sie eben die Spezifikation nicht einhalten und dies auch nicht gefixt werden konnte.

Bei den 400er Chipsätzen sollten dies aber nun der Fall sein, auch wenn es wohl neue Masken bedeutet. Die Frage ist eher, wie viele PCIe 3.0 Lanes es denn nun geben wird, also nur die (2 oder 4?) die ursprünglich vorgesehen waren oder wurden bei der Überarbeitung gleich noch mehr hinzugefügt oder die PCIe 2.0 Lanes auf PCIe 3.0 angehoben?

 

[Holt]

Die aktuellen News zu den neuen Chipsätzen sind leider enttäuschend und von mehr Kernen und anderen großen Änderungen ist für die kommeden RYZEN 2000 (Zen+) auch nicht die Rede:

Ryzen 2000 mit Zen+ bekommt kleinere Architekturanpassungen
Details zur Architektur wurden noch nicht groß dargelegt, es hieß nur, dass am Cache, der Latenz und dem Speichercontroller gefeilt wurde, was zusammen mit höherem Takt zu einer gewissen Mehrleistung führen soll. Dazu gehört unter anderem der mit Raven Ridge bereits eingeführte Precision Boost 2, der im Vergleich zur ersten Generation ein intelligenterer Turbo sein soll. Denn dieser reagiert mehr über die thermische Komponente denn den Takt, weshalb er feiner abgestuft arbeitet und unterm Strich einen höheren Durchschnittstakt ermöglicht. Aber auch XFR wird in zweiter Generation die CPU automatisch übertakten. Ein Wort zur Temperaturmessung verlor AMD aber schon heute: Einen Offset wird es in Zukunft nicht mehr geben, die Die-Temperatur wird direkt ausgelesen, ausgegeben
...
Die Updates im 400er-Chipsatz werden eher klein ausfallen, AMD hebt als wichtigsten Punkt „Lower Power“ hervor – ein Indiz für keine gravierenden Änderungen.

Wenigstens hat man diese unsinnigen Temperatur Offset weggelassen, sowas gehört als Kennlinie in die Lüftersteuerung des UEFIs und nicht über einen Offset erzwungen.

 

[M2209]

AMD Tech Day: Ryzen-2000-CPUs ab April, Threadripper 2000 ab Sommer - ComputerBase

Wenngleich AMD auch den X470-Chipsatz ankündigt und als beste Lösung für Ryzen 2000 bewirbt, werden auch bisherige Mainboards mit den 300er-Chipsätzen auf Basis des Sockels AM4 funktionieren – nach einem BIOS-Update.

So macht man das Intel!

Eher nebenbei erklärte AMD, dass die Arbeiten an Zen 2 bereits abgeschlossen seien und nun die Testphase für einen Start im kommenden Jahr laufe. Zen 2 soll dabei in vielen Bereichen überarbeitet worden sein, Verbesserungen bei der Sprungvorhersage, der Fließkommaeinheit aber auch der AGU sind nur ein Bruchteil der Änderungen, die AMD in den kommenden Monaten preisgeben will, bis der Chip 2019 in 7 nm vom Band laufen und die Arbeiten an Zen 3 für das Jahr 2020 finalisiert werden sollen. AMD erwartet dabei jedes Jahr eine Steigerung der IPC von über zehn Prozent, womit der Hersteller Schritt für Schritt näher an Intel heranrücken will.

 

[DTX xxx]

....
Das war aber nicht der Punkt, es wurde oben gesagt, es gäbe PCIe 3.0 Lanes im Chipsatz - Holt sagt, nein, gibts nicht, weil nicht eingehaltene Spezifikantion. Wie kommst du auf "es wäre nett"? Wäre es nur nett, gäbe es doch gar keine Diskusion....

Das war aber mein Punkt. Den Punkt, den du natürlich so wie du das immer machst verschleiert hast und nicht im Zitat aufgeführt hast. Nämlich das Holt auch schon oft behauptet hat, dass Ryzen nur 16 Lanes von der CPU bietet.
Dann habe ich noch erklärt, dass es egal ist ob nun weitere 4 PCI-E 3.0 Lanes vom Chipsatz kommen oder nicht. Denn die Möglichkeit die AM4 bietet ist völlig ausreichend für eine Mainstream Plattform. Natürlich wäre es nett 4 extra 3.0 Lanes vom Chipsatz zu haben, aber wie gesagt, letztlich unbedeutend für 80% der Kunden die AMD damit erreichen will.
Aber zu den Unwahrheiten von Holt fällt dir natürlich nichts ein, denn es ist ja dein Diskussionsstil.
Ein weiterer Punkt war, dass Holt seit beginn der AM4 Plattform immer wieder dieses Thema bemüht, das eine Relevanz aufzuweisen hat, die so bedeutend ist, wie ein Temperaturanstieg in der Wüste von 0,02°C.

Tja fdsonne. Du solltest Beiträge nicht für dich passend machen. Denn das anpassen anderer Meinungen und Fakten auf deinen Charakter bringt dir doch nichts. Das wirkt ja fast schon wie als würdest du andere Quellen nutzten um dann nicht direkt sondern indirekt Selbstgespräche zu führen.