EMIB mit Silicon-on-Silicon Vias dürfte technisch weiter sein als AMD mit Silicon-on-PCB (oder wie die das nennen...).
Auf jeden Fall, denn es erlaubt viel mehr Verbindungen auf der gleichen Fläche zu realisieren als die Technik die AMD nutzt und die im Grunde nichts anderes als BGA ist, also Chips die auf eine Platine gelötet werden, wie es bei vielen Chips gemacht wird, z.B. auch bei NAND auf SSD oder den RAM Chips auf einem RAM Riegel. Welche Einschränkungen dies bringen kann, sieht man wohl bei Zen2 daran, dass die Bandbreite von Chiplet zum I/O Die geringer als in der Gegenrichtung ist, was zwar Sinn macht, da die meisten Algorithmen eben mehr Eingangs- als Ausgangsdaten haben, aber eben auch zeigt, dass man hier schon Einschränkungen hat und diese werden umso nötiger, je kleiner die Fertigungsstrukturen werden, da ja damit die Fläche für Verbindungen im Verhältnis zur Logik des Chips noch ungünstiger wird.
HBM erlaubt ja auch nur so eine hohe Bandbreite, weil eine es sehr hohe Datenbreite hat, 512 Bit oder 1024, wenn nicht inzwischen noch mehr und die Latenz ist nur besser, weil die Adressierung über getrennte Leistung für Row und Column haben, statt wie bei normalen RAM Riegel beides nacheinander über die gleichen Leitungen übertragen zu müssen. Dies erfordert aber eben auch viele Verbindungen, weshalb man sowas bei normalen RAM Riegeln eben nicht realisieren kann und HBM eben auch immer einen Halbleiterinterposer verlangt und die kosten eben leider auch einiges.
Ich tippe das langfristig auch AMD Silizium stapeln wird.
Dies geistert ja für Milan-X schon durch die Gerüchteküche, auch wenn die Überschrit "AMD LEADERCHIP PACKAGING" im Bild etwas komisch wirkt, da AMD meines Wissens nach auch das Packaging gar nicht selbst macht.