Das ist aber keine offizielle Seite von Intel, daher weiß man nie woher die Angaben stammen und wie fehlerhaft sie sind. Intel hat klar 20 Lanes für die Plattform kommuniziert und auch HL schreibt das der 11700K 20 Lanes hat.
Wenn Intel eigentlich schon fertig ist, worauf warten sie?
Um zu Testen und ggf. noch Fehler im BIOS auszubüglen und die Performance zu optimieren und damit es kein Paperlauch wird, wie Falo999 schon schrieb:
Evtl auch einfach mal was vorproduzieren damit es 2021 mal keinen Paperlauch von IT Hardware gibt ?
Irgendwie kann man es eben nie allen recht machen, wenn die Hardware schon vorab an die Händler geliefert wird, dann wird gemeckert wieso sie zurückgehalten werden und sonst gibt es einen Shitstorm von wegen Paperlauch. Es dauert aber eben, bis die Ware vom Hersteller zur Händler kommt und wenn MF die nicht einfach jetzt schon verkaufen würde, dann wüsste eben auch keiner das sie die CPU schon erhalten haben.
Wann gibt es endlich mal mehr als 20 Lanes?
Nimm die HEDT Plattform und außerdem hat der Z590 selbst auch nochmal bis zu 24 PCIe Lanes, auch wenn es "nur" PCIe 3.0 Lanes sind, aber was willst Du da denn alles anschließen was ausgerechnet PCIe 4.0 Lanes braucht? Praktisch können es bisher nur SSDs sein, aber wie viele PCIe 4.0 SSDs brauchst Du denn im Rechner, zumal die im Alltag für die allermeisten Anwendungen keinerlei Performancevorteil bringen.
Wenn man dann nochmal auf 10 oder 7nm gehen würde
Der kommen S.1700 ist für Alder Lake und der ist doch 10nm.
Wieso wird sich hier so auf CineBench konzentriert
Die spielen eben alle den ganzen Tag nur CineBench. Ich vermute die Fixierung auf diesen extrem FPU lastigen Benchmark dürfte daher kommen, dass AMD mit Zen gegenüber Intel da besser abschneidet als in den meisten anderen Benchmarks. Vorher war es umgekehrt, da wurde immer unterstellt CB wäre auf Intel optimiert, obwohl er in Wahrheit die Bulldozern nur deswegen so schlecht dort abgeschnitten haben, weil dessen FPU so schwach war, haben sich da nicht beide "Kerne" eines Moduls die FP Einheit teilen müssen?
Die Dinger haetten 100€ günstiger sein müssen. Der i7 für 360€ und i9 für 460€, aber wundert mich nicht
Die jetzt aufgerufenen Preise sind doch wie immer am Anfang und erst recht vor dem offiziellen Erscheinen, total überhöht. Warte auf die offiziellen Preise von Intel bei der Produktvorstellung und dann kann man ungefähr die Dollarpreise in Euro erwarten, sobald die Verfügbarkeit in der Breite gegeben ist.
Die Konkurrenz hatte seit 2017 20 Lanes und Intel hat ganze 4 Jahre gebraucht um nachzuziehen.
AMD hatte aber bei den 300er und 400er Chipsätzen auch praktisch nur PCIe 2.0 Lanes (die zwei PCIe 3.0 Lanes die man gegen SATA Ports tauschen kann, hat kaum ein Board genutzt) und davon auch nicht sehr viele. Allerdings waren PCIe 2.0 Lanes schon 2017 veraltet und ohne diese 4 PCIe 3.0 Lanes direkt von der CPU wäre es nicht einmal möglich eine PCIe 3.0 SSD ordentlich anzubinden. Vergiss nicht, dass die Samsung 960er schon im Oktober 2016 erschienen sind und bei Intel ab Skylake der im August 2015 erschien, alle PCIe Lanes PCIe 3.0 waren (außer die vom H110 Einsteigerchipsatz).
nur wo haben die 4 lanes für uns was gebracht? m2 ssds sind noch kein standard und keine pflicht.
Die 4 Lanes haben es immerhin ermöglicht, dass bis zum Erscheinen des X570 überhaupt wenigstens eine PCIe 3.0 x4 SSD voll angebunden werden kann ohne Lanes der Graka zu opfern, während es bei Intel ab Skylake mit den besseren Chipsätzen kein Problem war auch 2 spätestens mit Kaby Lake sogar 3 PCIe SSDs mit PCIe 3.0 x4 anzubinden.
Natürlich ist das (noch) keine Pflicht, aber es ist auf Sockel AM4 seit 2017 locker möglich die SSD direkt an die Cpu anzubinden, ohne Umweg über den Chipsatz.
Wo ist das Problem mit dem Umweg über den Chipsatz? Die Performance wird dadurch ggf. sogar besser, lies mal
hier! Es ist ein Mythus das die Latenz darunter massiv leidet, oder hast Du dafür Belege? Die Performance der SSDs an Intels S.115x Chipsätzen war immer (von PCIe 4.0 mal abgesehen) etwas besser als auf AM4 oder auch X299, obwohl dort die PCIe Lanes direkt von der CPU kommen.
Lediglich X570/B550 haben mehr als zwanzig Lanes (24), aber auch nur, wenn man die Lanes für den Chipsatz-Link mitzählt
Außer auf dem einen X300er Board welches existiert, kann man aber diese Lanes nicht nutzen, weil eben der Chipsatz dran hängt und daher ist es unsinnig diese mitzuzählen, auch wenn AMD dies eben macht.
Der Chipsatzlink ist doch nur auf PCIe 3.0 Niveau oder nicht? Damit wäre gleichstand mit AMD was die Bandbreite angeht, weil die den Chipsatz mit PCIe 4.0 x4 anbinden.
Was haben immer alle mit der Bandbreite der Chipsatzanbindung? Die Bandbreite wird dynamisch verteilt, die Lanes der Links sind ja nicht statisch vergeben (auch wenn manche so tun als wäre dem so) und dann ist PCIe obendrein auch noch vollduplex, kann also gleichzeitig in beide Richtungen Daten übertragen. PCIe 3.0 x4 ist also auch bisher kein Flaschenhals wenn man zwei PCIe 3.0 x4 SSDs am Chipsatz betreibt und von einer auf die andere kopiert. Es wird nur zum Flaschenhals wenn von beiden Daten in die gleiche Richtung übertragen werden und dazu noch mit mehreren parallelen und lange Zugriffen, da PCIe SSDs sonst gar nicht auf so hohe Transferraten kommen. Praktisch passiert dies aber nur, wenn man diese beiden SSDs im RAID 0 betreibt, aber dann steigt die Latenz und die reale Alltagsperformance fällt sogar, wie man
hier im Benchmark mit 4 WD SN850 im RAID 0 sehen kann.
CPU-Z Werte sind für mich etwas ernüchternd.
Warte doch ab bis die Plattform offiziell erscheint und damit auch das finale BIOS mit deren Unterstützung, Intel arbeitet doch noch daran und eigentlich sollten die CPUs noch gar nicht im Handel sein.
Mit Flexibilität ist gemeint, dass das Switching zwischen Chipsatz-Lanes und Link-Lanes einfacher wird. Bisher mussten 30 Lanes auf 4 Link-Lanes geschaltet werden, künftig wahrscheinlich 30 auf 8.
Die Chipsätze sind wie ein großer PCIe Lane Switch und die funktionieren nicht wie ein Muxer der ständig umschaltet, daher es total egal ob PCie 3.0 x8 oder PCIe 4.0 x4 oder auch PCIe 2.0 x16. Informiere Dich doch bitte mal wie so ein auch als PLX Chip bekannter PCIe Lane Switch funktioniert.