HWL News Bot
News
Thread Starter
- Mitglied seit
- 06.03.2017
- Beiträge
- 113.978
... weiterlesen
AMD-Patent für big.LITTLE-Technologie aufgetaucht
- Ersteller HWL News Bot
- Erstellt am
... weiterlesen
smalM
Enthusiast
Das Patent wurde 2017 eingereicht, also hat sich irgendeine Entwicklergruppe bei AMD damals damit beschäftigt.
Mehr läßt sich daraus nicht ablesen.
G
Gelöschtes Mitglied 299521
Guest
Jede Wette dass dieselben AMD Fans das ganze jetzt vieeeel differenzierter und positiver sehen, im Vergleich zum Intel Artikel. Gleich kommts, gleich reden sie sich heraus 🤓
Hab jetzt noch keine reflektierte Meinung dazu, aber wie ich das an anderer Stelle schon schrieb könnte ich mir gut vorstellen, dass die Chiplet Bauweise AMD da zu gute kommt, was draus zu machen.
Klar ist aber auch, das es auf eine neue Architektur raus läuft, so ein Handy powert by AMD/Radeon, warum nicht.
Klar ist aber auch, das es auf eine neue Architektur raus läuft, so ein Handy powert by AMD/Radeon, warum nicht.
DragonTear
Legende
Der Ansatz scheint zumindest etwas anders als klassisches big.LITTLE zu sein.
Nicht der Threadscheduler oder gar die Software weist Operationen den jeweiligen Kernen zu, sondern stattdessen soll (wahrscheinlich in Hardware) pro Befehl entschieden werden. Dabei sollen sogar register zwischen den Kernen geteilt werden (das geht bei Intel's nicht).
Das klingt daher durchaus nicht schlecht weil es dazu keinerlei Unterstützung durch die drüberliegende Software bzw. OS/Scheduler braucht.
Die Frage ist nur wie vereinbart das AMD mit prefetching bzw. der Befehlspipeline und wie wollen sie zusätzliche Latenz durch das Konzept vermeiden bzw. im Rahmen halten.
Bleibt spannend.
Nicht der Threadscheduler oder gar die Software weist Operationen den jeweiligen Kernen zu, sondern stattdessen soll (wahrscheinlich in Hardware) pro Befehl entschieden werden. Dabei sollen sogar register zwischen den Kernen geteilt werden (das geht bei Intel's nicht).
Das klingt daher durchaus nicht schlecht weil es dazu keinerlei Unterstützung durch die drüberliegende Software bzw. OS/Scheduler braucht.
Die Frage ist nur wie vereinbart das AMD mit prefetching bzw. der Befehlspipeline und wie wollen sie zusätzliche Latenz durch das Konzept vermeiden bzw. im Rahmen halten.
Bleibt spannend.
Genau, denn Intels Lösung ist ja so extrem performant, dass man gar nicht anders kann als es in den Himmel zu loben.
Denn Kritik an Unzulänglichkeiten an einem Produkt ist immer Fanboygehabe aus dem anderen Lager und niemalsnicht auf irgendwelchen Daten ersichtlich, wie Benchmarks. Und da wir grad bei Benchmarks sind: Die braucht ja sowieso keiner.
Vorschlag: Beißreflex runterschlucken, abwarten, Tee trinken, beim fertigen Produkt urteilen.
Verstehe die Kritik jetzt nicht so wirklich
Lakefield war doch gar nicht mal so schlecht ? Für ULP-CPUs waren die Dinger ziemlich effizient.
Dass das keine Highend-CPUs werden sollten, wurde doch im Vorfeld bereits kommuniziert !?
Nicht wirklich. Es wurde ein ULP Design draus geschnitten, weil es anders gar nicht fahrbar war. Angekündigt wurde von Intel zu Foveros & Co aber ein "revolutionäres Design mit weitreichender Skalierung". Weitreichend ist an dem Ding gar nix. Es paßt in ULP Designs und dann hörts auch direkt wieder auf.Verstehe die Kritik jetzt nicht so wirklich
Lakefield war doch gar nicht mal so schlecht ? Für ULP-CPUs waren die Dinger ziemlich effizient.
Dass das keine Highend-CPUs werden sollten, wurde doch im Vorfeld bereits kommuniziert !?
Das erscheint doch nächstes Jahr in Form von Alder-Lake ?!
Icelake gab es auch erst mit U- bzw. Y- Suffix, weil es vom Prozess anders gar nicht möglich gewesen ist. Was ist an der Vorgehensweise bei Foveros jetzt schlechter ?
weil selbst intel mit ihrem gigantischen budget an der front aufgegeben hat.Klar ist aber auch, das es auf eine neue Architektur raus läuft, so ein Handy powert by AMD/Radeon, warum nicht.
Da ist mein Problem mit Foveros. Es bedarf einer guten Node damit es die Stärken ausspielen kann - ansonsten kannste auch einen mono-Die nehmen mit gleichen Ergebnissen. Einzig es als laufenden Prototypen zu benutzen würde da noch Sinn ergeben...
Ist foveros nicht auch dafür gdacht verschiedene nodes zu kombinieren? Also z.b. Kleine kerne in 10nm+ und große kerne in 14nm+? Zumindest hab ich das in erinnerung...
Ansonsten kann intel sich derzeit auf den kopf stellen, technologisch ist man halt hinten dran.
Ansonsten kann intel sich derzeit auf den kopf stellen, technologisch ist man halt hinten dran.
Foveros ist/war angedacht, damit du ähnlich wie bei AMD mit dem Chiplet Design verschiedene Chips kombinieren kannst, weil sie zusammen genommen viel zu groß wären, um sie auf einen Die zu pressen. Auch soll man damit unterschiedliche Schichten von Chips frei kombinieren können - womit dann sowas wie 8 oder 16GB HBM oder 4 oder 8 CPU Kerne etc frei miteinander kombinierbar wären. Du könntest damit also rein theoretisch dein eigenes System zusammenschneidern. Nun ist es aber so, dass auf Grund der schlechten Nodes dieser Vorteil nicht nur verpufft, sondern dass diese Combo auch nicht skaliert, weil die Hitze nen Deckel auf die maximalen Taktfrequenzen setzt. Die thermische Dichte steigt bei kleineren Prozessen und diese zu verdoppelt, in dem du zwei Chips aufeinander drückst, trifft halt irgendwann auf physikalische Realitäten und so bleibt das Teil bei ~2 GHz stecken. Und damit *muss* es ein ULP bleiben, weil du die Dinger gar nicht in die Nähe der 5GHz Desktop Derivate bekommst.
Damit ist dann die kombinierbarkeit wieder eingeschränkt und die ganze Idee bleibt... eine Idee.
Damit ist dann die kombinierbarkeit wieder eingeschränkt und die ganze Idee bleibt... eine Idee.
Der Fanboykäse wird langsam ranzig. ULP hat keine Desktop Derivate, liegt in der Natur des Namens. Selbst Intel hat diese "Idee" schon umgesetzt und konkurrenzfähige Produkte im LP und ULP platziert. AMD wird hier ähnliches evlt. in Zukunft tun um in dem Bereich anzutreten und vllt. Chips stacken. Die SoC's oder Chiplets haben gar nichts mit dem Die-Stacking tun, und auch die big.Little Konzepte sind eben für Lowpower und Ultra-Lowerpower gedacht.
Intel muss sich dieser Technik bedienen weil es nicht anders geht bzw. die Tigerlake Architektur eigentlich eine Laptoparchitektur ist die nie für den Desktop ursprünglich gedacht war, aber selbst im Desktop wird es mit Alder-Lake Realität werden.
Intel muss sich dieser Technik bedienen weil es nicht anders geht bzw. die Tigerlake Architektur eigentlich eine Laptoparchitektur ist die nie für den Desktop ursprünglich gedacht war, aber selbst im Desktop wird es mit Alder-Lake Realität werden.
Ganz fernab ob das big-little Konzept sinnvoll ist oder nicht (Lakefield ist bisher nicht auf dem Markt, daher kann man es auch noch nicht einschätzen):
AMD hat aktuell doch nur eine Kern Architektur (in Form von Zen und dessen Entwicklungsstufen). Aber das hier vorgestellte Konzept macht ja nur Sinn, wenn sich dazu noch eine "little" Kern Architektur gesellt. Ich gehe mal davon aus, dass man die Katzen-Kerne (Jaguar, Puma,...) nicht neu auflegt. Entsprechend müsste AMD also an einer Nachfolge-Architektur arbeiten. Dazu habe ich bisher nichts gehört. Gab es darüber schon mal infos, die ich übersehen habe?
AMD hat aktuell doch nur eine Kern Architektur (in Form von Zen und dessen Entwicklungsstufen). Aber das hier vorgestellte Konzept macht ja nur Sinn, wenn sich dazu noch eine "little" Kern Architektur gesellt. Ich gehe mal davon aus, dass man die Katzen-Kerne (Jaguar, Puma,...) nicht neu auflegt. Entsprechend müsste AMD also an einer Nachfolge-Architektur arbeiten. Dazu habe ich bisher nichts gehört. Gab es darüber schon mal infos, die ich übersehen habe?
Nö - geht auch irgendwie gegen AMDs derzeitige Strategie, einen universellen Chiplet zu haben und diesen wahlweise zu kombinieren um damit den Produkt-Stack zu generieren. Derzeit gibt es nur 2 generelle Designs: Den CPU Chiplet und die APU. Abseits der Mainstream-Produktion gibts dann noch Semi-Custom, wo alles von Konsolen-Chips, über Spezial GPUs (Apple) und Industrieprojekten (embedded) anfällt. Dort - also bei den Industrieprojekten mit ganz speziellen Vorgaben, könnte so ein little.Big Sinn ergeben - ein lowest-Power Design, welches nur im Bedarfsfall auf den großen Kern umspringt und ansonsten auf den kleinen Kernen die Hintergrundberechnungen durchführt. Das geht so ein wenig in Richtung Automobil/Drohnen/Automaten. In dem Feld kämpft AMD dann aber gegen ARM.
Und Intel. Zumindest eine Head Unit kenne ich, in der Atom verbaut war (die waren damals deutlich schneller als die ARM Konkurrenz; ob die aktuell noch Atom nutzen weiß ich aber nicht).
Ich glaube, Mercedes setzt auf NVidia, andere kenne ich jetzt nicht (bin aber auch nicht mehr up to date). Intel war bei einem anderen deutschen Hersteller verbaut, ob das noch so ist, weiß ich aber nicht. Und Intel gehört Mobileye, die sind was automatisiertes Fahren angeht auch groß und bei einigen Firmen verbaut.
Ähnliche Themen
