Speichermodule mit ECC müßten beim Übertakten doch logischerweise stabiler laufen als die ohne, da die Daten ja nochmal auf ihre Richtigkeit geprüft werden und somit doch eigentlich auch Abstürze bei hohem FSB vermieden werden müßten!? Oder mache ich da einen Denkfehler?
Crucial mit ECC theoretisch stabiler beim übertakten?
- Ersteller InnaFire
- Erstellt am
EvilErnie
Enthusiast
die erkennen imho 2bit Fehler und können auch imho 1bit Fehler korrigieren.
Aber deshalb laufen die nicht schneller. Eher langsamer, wenn man die Zeit zum vergleichen der Parity braucht. Imho gibt es da auch Unterschiede in den Chipsätzen.
Aber deshalb laufen die nicht schneller. Eher langsamer, wenn man die Zeit zum vergleichen der Parity braucht. Imho gibt es da auch Unterschiede in den Chipsätzen.
Da kann ich nur zustimmen. <IMG SRC="smilies/smile.gif" border="0">
Ich kann mir auch nicht vorstellen, das die Fehlerkorrektur bei zu hohem Übertackten, selbt noch so gut funktioniert, das sie die, dann in großer Stückzahl auftretenden Fehler, noch alle korrigieren kann.
Ich kann mir auch nicht vorstellen, das die Fehlerkorrektur bei zu hohem Übertackten, selbt noch so gut funktioniert, das sie die, dann in großer Stückzahl auftretenden Fehler, noch alle korrigieren kann.
<BLOCKQUOTE><font size="1" face="Verdana, Helvetica, sans-serif">Zitat:</font><HR>Original erstellt von EvilErnie:
<STRONG>die erkennen imho 2bit Fehler und können auch imho 1bit Fehler korrigieren.
Aber deshalb laufen die nicht schneller. Eher langsamer, wenn man die Zeit zum vergleichen der Parity braucht. Imho gibt es da auch Unterschiede in den Chipsätzen.</STRONG>[/quote]
Das es deshalb nicht schneller geht (sogar langsamer wg. dem 1 Cycle Fehlerkorrektur) ist klar. Es geht um die Stabilität.
<STRONG>die erkennen imho 2bit Fehler und können auch imho 1bit Fehler korrigieren.
Aber deshalb laufen die nicht schneller. Eher langsamer, wenn man die Zeit zum vergleichen der Parity braucht. Imho gibt es da auch Unterschiede in den Chipsätzen.</STRONG>[/quote]
Das es deshalb nicht schneller geht (sogar langsamer wg. dem 1 Cycle Fehlerkorrektur) ist klar. Es geht um die Stabilität.
EvilErnie
Enthusiast
es kommt dann drauf an, was für ein Fehler. 1bit Fehler kann erkannt korrigiert werden, 2bit Fehler können bei der einfachen ECC erkannt werden.
Imho habe ich mal eine Tabelle von heutigen Speicherchips gesehen, da kommt nur alle 5 oder 8 Jahre (bei heilen) ein Fehler vor. Vor 10 Jahren, als ich meine 256KBit Chips noch hatte, da waren es so alle 5 Tage.
Imho könnte er einen Fehler beheben, aber wie der Chipsatz dann vorgeht, ist eine andere Sache. Ob er dann einfach "kurz" anhält, die Daten neu anfordert und dann weitermacht oder den defekten Block kickt?
Steht alles in den Chipsatzunterlagen drin. Aber wenn der Speicher so hochgezogen ist, daß Fehler kommen, dann werden es bestimmt auch mehr als 1bit Fehler sein und da hilft auch kein ECC.
Imho habe ich mal eine Tabelle von heutigen Speicherchips gesehen, da kommt nur alle 5 oder 8 Jahre (bei heilen) ein Fehler vor. Vor 10 Jahren, als ich meine 256KBit Chips noch hatte, da waren es so alle 5 Tage.
Imho könnte er einen Fehler beheben, aber wie der Chipsatz dann vorgeht, ist eine andere Sache. Ob er dann einfach "kurz" anhält, die Daten neu anfordert und dann weitermacht oder den defekten Block kickt?
Steht alles in den Chipsatzunterlagen drin. Aber wenn der Speicher so hochgezogen ist, daß Fehler kommen, dann werden es bestimmt auch mehr als 1bit Fehler sein und da hilft auch kein ECC.
der Chip und das Ram Modul was für den Abgleich und Fehlerkorektur verantwortlich ist arbeitet dann auch auf einem höheren FSB und ich denke sogar das dann sogar Fehler fabriziert werden weil er das Abbild schon nicht mehr sauber hinbekommt es kommt natürlich darauf an welchen FSB du fahren willst und besonders der Chip der für die Fehlerbehebung zuständig ist ist sehr sensibel <IMG SRC="smilies/biggrin.gif" border="0">
D-Gun
Neuling
- Mitglied seit
- 18.07.2001
- Beiträge
- 234
So rein theoretisch könnte ich mir vorstellen, dass das System arg langsam wird, weil durch die hohe Übertaktung so viele Fehler fabriziert werden, dass die Fehlerkorrektur chronisch am laufen ist und keine korrekten Daten mehr rauskommen. <IMG SRC="smilies/rolleyes.gif" border="0"> <IMG SRC="smilies/rolleyes.gif" border="0"> <IMG SRC="smilies/rolleyes.gif" border="0">
