Holt
Legende
- Mitglied seit
- 05.07.2010
- Beiträge
- 29.850
Klar, die rasche Entwicklung der schnelleren PCIe Spezifikationen wurden ja auch nicht vom Desktopsegment getrieben, sondern von den Servern, die brauchen immer mehr I/O weil sie einmal immer schnellere Netzwerkverbindungen bedienen müssen und dann auch, weil sie immer leistungsfähigere CPUs mit immer mehr Kernen bekommen, dies müssen aber eben auch mit Daten gefüttert werden, damit sie Sinn machen und längst nicht bei allen Anwendungen kommen solche Daten von einem lokalen Datenträger, sondern dies dürfte bei Servern eher die Ausnahme sein. Selbst wenn sich bei den Daten gar nicht geändert hat, so muss man schon doppelt so viele davon in der gleichen Zeit bewegen, wenn die CPU doppelt so viele in der gleichen Zeit verarbeiten kann, sonst wäre die doppelt so schnelle CPU ja gar nicht ausgelastet.
Aber auch im Desktop hat man am Ende das Henne Ei Problem, wenn nicht einer zuerst den neuen Standard bringt, passiert nichts. Es muss also entweder ein GPU Hersteller zuerst eine PCIe 5.0 Karte bringen, damit die CPU Hersteller einen Grund haben dies auch zu implementieren oder ein CPU Hersteller muss als erster PCIe 5.0 anbieten, damit die GPU Hersteller überhhaupt eine Basis haben auf ihre Kunden so eine Karte auch voll betreiben können, wenn sie diese dann auf den Markt bringen.
Es geht nicht um die Geschwindigkeit des angebundenen RAM auf der Karte, die ist immer noch höher als die Bandbreite von PCIe und von der Latenz ganz zu schweigen, sondern um die Menge des RAMs auf der Karte. Hat die zu wenig RAM, müssen ständig große Datenmengen zwischen dem RAM der Karte und dem RAM der CPU verschoben werden und dann macht sich die größere Bandbreite von PCIe 4.0 eben auch bemerkbar.
Das man mit PCIe 4.0 dann eine SSD nur mit 2 Lanes anbinden könnte und somit effektiv mit der gleichen Anzahl an Lanes doppelt so viele M.2 SSDs, war schon beim Erscheinen von Zen2 das Argument für PCIe 4.0. Aber was ist daraus geworden? Nichts, null, nada! Denn die PCIe 4.0 SSDs haben alle weiterhin 4 Lanes und schaffen eben höhere maximale Transferraten als PCIe 3.0 M.2 SSDs und effektiv kann man wegen der PCIe 4.0 Lanes bei keinem einzigen Board mehr SSDs anbinden weil es keines gibt wo nur 2 PCIe 4.0 an zwei M.2 Slots gehen, statt 4 an einen. Mal angesehen davon dass man die hohen maximalen Transferraten im Alltag sowieso bei weitem nicht ausreizen kann, weil dazu mehrere parallele und lange Zugriffe nötig sind wie sie im Alltag kaum je vorkommen, wird es auch bei PCIe 5.0 genau das gleiche werde, auch da werden die PCIe 5.0 SSDs dann 4 Lanes haben und vor allem über die möglichst hohen maximalen Lese- und Schreibraten verkauft werden, denn darauf schauen die allermeisten Kunden ohne zu erkennen wie bedeutungslos diese für den Alltag sind.
Eben, es ist eine Weiterentwicklung der 10nmSF Fertigung, so wie Intel für dann ein + angehängt hat, gibt es nun eben eine neuen Buchstaben in der Abkürzung, es ist aber am Ende immer nur eine normale Weiterentwicklung des bestehenden Prozesses und nicht wirklich ein neues Fertigungsverfahren. Sonst müsste man bei den ganzen 14nm Prozessen mit jedem neuen Plus auf immer von einem neuen Fertigungsverfahren sprechen, macht aber keiner.
wetten, die kauft auch jdm?
