Intel Core Ultra 200S: CUDIMM, UDIMM und die Vorgaben des Speichercontrollers

[HWL News Bot]

Zusammen mit der Vorstellung der Core-Ultra-200S-Prozessoren nannte Intel auch einige Details zum Speichercontroller. Der Speichercontroller sitzt im SoC-Tile – mit den entsprechenden Auswirkungen auf die Speicherlatenzen, denen Intel mit einem schnellen C2C-Interface (Chip two Chip) begegnen dürfte.
... weiterlesen

 

[Carlyle2020]

Na das lässt doch hoffen!

Der letzte Speichercontroller war etwas unzuverlässig bei sehr hohen Übertacktungen.
So aus heiterem Himmel.

Am Rande: Ist C2C korrekt erläutert?