Intel gibt Ausblick auf Cascade Lake als MCP mit 48 Kernen (Update)

[HWL News Bot]

In den vergangenen Tagen hatte Intel eine Beta-Programm für Optane DC Persistent Memory auf Basis von 3D XPoint gestartet. Damit im ersten Halbjahr der Startschuss für die Technik gegeben werden kann, beginnt Intel eine ausgeweitete Testphase der neuen Hardware. Diese arbeitet im Memory Mode wie ein klassischer DRAM und speichert Daten damit nicht dauerhaft. Im App Direct Mode bleiben die Daten auch ohne Stromzufuhr erhalten.Die ersten Xeon-Prozessoren, die diesen Speicher...

... weiterlesen

 

[Tzk]

Naja, der Sprung von 28 Kernen auf mindestens 32 war abzusehen, einfach damit Intel mehr als AMD hat. Und das man bei 14nm++ mit 28 Kernen bereits am Limit eines monolithischen Designs ist, sollte klar sein. Von daher wundert mich der Ansatz mit 2 Dies, 48 Kernen und UPI nicht. Bleibt die Frage wie Intel den Ram anbindet. 3 Kanäle pro Die? Alle 6 separat über einen extra Die? Wie AMD alle 2 über Die 1 und der zweite muss über den UPI? Fragen über Fragen.

Insgesamt ist jetzt auch klar, das AMD übermorgen mit Epyc und 64 Kernen kontern muss. Wie genau, das wäre die Überraschung.

 

[fortunes]

Erstmal liefern. Dann kühlbar machen.

Sind beides bei Intel so Sachen aktuell...

 

[pkoenig]

Erst macht sich Intel monatelang über AMD zwecks zusammengeklebter CPUs lustig, am Ende kopiert der Riese aber den Ansatz des Zwergs.
Ich hoffe, so ein asoziales Verhalten schlägt sich für Team Blau möglichst negativ nieder.

 

[NasaGTR]

Wo bleiben die Witze über das zusammenkleben?

 

[NoMercy77]

Erst macht sich Intel monatelang über AMD zwecks zusammengeklebter CPUs lustig, am Ende kopiert der Riese aber den Ansatz des Zwergs.
Ich hoffe, so ein asoziales Verhalten schlägt sich für Team Blau möglichst negativ nieder.

Und wie immer nur ne Ankündigung......
Weil ja morgen AMD was vorstellt...wir kennen das Spiel von Intel ja mittlerweile..

 

[Don]

Erst macht sich Intel monatelang über AMD zwecks zusammengeklebter CPUs lustig, am Ende kopiert der Riese aber den Ansatz des Zwergs.
Ich hoffe, so ein asoziales Verhalten schlägt sich für Team Blau möglichst negativ nieder.

Eigentlich hatte Intel ja beim Core 2 Quad damit angefangen

 

[busiderbaer]

Und sogar schon ab 2005 beim Pentium D. Intel feiert bald das Jubiläum mit 15 Jahren CPU-Zusammenkleberei

 

[Tzk]

Allerdings hatten sowohl der Pentium D als auch der C2Q noch keinen IMC sondern klassischen FSB, deshalb hatte man dort noch nicht die "Probleme", das einige Kerne nur indirekt auf den Ram zugreifen konnten. Ich bin sehr gespannt wie AMD das beim neuen Threadripper (der ja hoffentlich nach Epyc kommt) löst. Die WX kranken ja ein wenig daran, während die normalen Threadripper mit <=16 Kernen wunderbar rennen.

 

[DeckStein]

einfach octa channel memory anbidnungy und jeder die bekommt 2 channel

 

[fortunes]

Dann müsste man aber den X399 aufgeben.

Ich habe in den anderen threads schon gesagt - AMD hätte für den TR2 "einfach nur" den X499 bringen müssen - der das QuadChannel-Interface auf das Octa-Channel-Interface vom Epyc hebt. Damit gräbt man zwar dem Epyc Wasser ab, aber TR2 hätte mit voller Bandbreite feuern können. So fährt der halt mit angezogener Handbremse.

 

[Don]

einfach octa channel memory anbidnungy und jeder die bekommt 2 channel

Also AMD will für EPYC 2 ja den gleichen Sockel verwenden. Also muss es auch bei einem Octa-Channel-Speicherinterface bleiben. Sollte das Gerücht mit 8+1 Dies stimmen, hätte jeder Die nur einen Speicherkanal und wenn man da weiter denkt, wird das ganz schön kompliziert für AMD in der Umsetzung.

 

[Tzk]

Mal angenommen ihr hättet noch keine weiteren Informationen unter NDA erhalten, die 8+1 widerlegen (höhö :P ): AMD könnte durchaus auf das 8+1 design gehen, aber dann quasi alle Kerne indirekt an den Ram anbinden. Also Dies als reine Recheneinheiten, natürlich mit L1, L2 und L3 Cache drauf, aber dann als neunten Chip einen I/O Die, der alle acht Speicherkanäle, PCIe und so weiter aspricht. Quasi der klassische Uncore Bereich auf einem einzelnen Chip, statt direkt auf dem Die mit den "richtigen" Cpu Kernen.

EDIT:
Hätte vielleicht noch ergänzen sollen, das ich die Ramanbindung über einen Uncore/IO-Chip für unwahrscheinlich halte. An den aktuellen Threadripper WX sieht man ja wie "gut" das funktioniert bzw. wie es um die Latenzen bestellt ist.

 

[Romsky]

Erst macht sich Intel monatelang über AMD zwecks zusammengeklebter CPUs lustig, am Ende kopiert der Riese aber den Ansatz des Zwergs.
Ich hoffe, so ein asoziales Verhalten schlägt sich für Team Blau möglichst negativ nieder.

Das stimmt so nicht. "Erfunden" hat dies Intel, denk mal an den Q6600 für Sockel 775! Damals war es genau anders herum und AMD machte sich über das Zusammenkleben lustig.

 

[Gelöschtes Mitglied 199409]

Und wie immer nur ne Ankündigung......
Weil ja morgen AMD was vorstellt...wir kennen das Spiel von Intel ja mittlerweile..

Nennt sich schlicht -> Marketing^^

Die Kommentare zu solchen Themen sind immer wieder lustig

 

[cypher_botox]

@Tzk
Wenn ich mir den Beitrag ...
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/47703-mcm-ansatz-ausgebaut-epyc-2-soll-auf-bis-zu-neun-dies-setzen.html
... durchlese (sry für ohne url), dann verstehe ich das eigentlich so, wie du es gesagt hast.

 

[RAZ0RLIGHT]

Jim von Adored.TV ist spitze, er hat es fast perfekt vorhergesagt. (der Ausschnitt im Video ist von einem älteren seiner Videos)

An EPYC Update - YouTube

Jetzt greift Intel also auch (wieder) zu Kleber

 

[Holzmann]

Hö, ja das mit dem zusammen kleben aber sich davor offiziell drüber lächerlich machen ist ja schon iwi lustig.

 

[w0mbat]

Das stimmt so nicht. "Erfunden" hat dies Intel, denk mal an den Q6600 für Sockel 775! Damals war es genau anders herum und AMD machte sich über das Zusammenkleben lustig.

Noch viel älter: denk mal an den Pentium D

 

[Gamerkind]

Lieb, Intel klebt eine CPU zusammen!

Nur blöd, daß sie es eh nicht so gut wie AMD zusammen bekommen werden, bin schon gespannt wie scheiße deren MCM skaliert:O

 

[Holzmann]

Stimmt es, dass Intel den Test mit SMT-Off gemacht hat?

 

[Holt]

Es geht Intel hier wohl offenbar nur darum eine CPU mit mehr Kernen als AMD vorweisen zu können, denn wirklich Sinn macht es ja nicht zwei CPUs in ein Gehäuse zu stecken und dann nur Dual-CPU Konfigurationen zu ermöglichen, wenn man dies auch genauso mit einem Quad-CPU Board erreichen könnte.

 

[H_M_Murdock]

Dual CPU Plattformen sind aber erheblich gängiger und günstiger als Quad CPU Systeme.

 

[drakrochma]

Stimmt es, dass Intel den Test mit SMT-Off gemacht hat?

Liest man zumindest in allen Foren, in denen irgendwas zu den geklebten Prozessoren steht.

 

[flxmmr]

Nur blöd, daß sie es eh nicht so gut wie AMD zusammen bekommen werden, bin schon gespannt wie scheiße deren MCM skaliert:O

Vermutlich so gut wie UPI in allen bisherigen Dual/Quadsocket-Systemen. Und da Intel auch bei >20 Kernen nicht darauf angewiesen ist, möglicherweise unfähigen Nutzern sinnlose NUMA-Abstraktionen zu bieten, gibt es da wahrscheinlich einfach 2 NUMA-Nodes und jeder weiß was er kriegt .

 

[Holt]

Das wird ein Quad CPU System bei dem eben zwei CPUs in einem gemeinsamen Sockel sitzen, nur um eben eine CPU mit mehr Kernen als AMD zu haben. Ob die Plattform dann billiger als eine echte Quad-CPU Plattform (also CPU+Board) wird, bleibt abzuwarten, denn bei so vielen Pins braucht man ja auch ein Mainboards mit entsprechend vielen Layern und für die ganzen RAM Slots auch immer noch reichlich Platz.

 

[Sir Diablo]

64>48 ?

 

[RAZ0RLIGHT]

 

[Ycon]

daß sie es eh nicht so gut wie AMD zusammen bekommen werden

Dürfte selbst dann schwierig werden, wenn Intel wortwörtlich Kleber nimmt.

---

Es ist nicht extrem überraschend, dass Intel ob der bekannten Schwierigkeiten beim nächsten Fertigungsprozess die Abkürzung MCM nimmt bzw. nehmen muss.
Ich für meinen Teil würde dieses (höchstwahrscheinlich) Sackgassenprodukt nicht kaufen. Kann sein, dass der HPC-Markt (kenne den nicht von innen) mittlerweile so schnell geworden ist, dass selbst Systeme gekauft werden, die wohl nur 1 Generation halten und nicht aufrüstbar sein dürften.

 

[Gamerkind]

Warten wir mal ab, wie die Wasserkühlung die Intel dafür liefern wird aussieht:O