Intel zeigt Ice Lake-SP und hat die 10-nm-Hürde genommen

[HWL News Bot]

Eines der zentralen Themen des Architecture Days von Intel war die Frage, wie man aktuell und in Zukunft mit Verzögerungen, wie sie in der 10-nm-Fertigung aufgetreten sind, umgehen wird. Intel will in dieser Hinsicht deutlich flexibler werden und die IPs nicht mehr zu stark an eine jeweilige Fertigung binden.Der derzeit einzige Prozessor aus der 10-nm-Fertigung ist ein teildefekter Die, bei dem die integrierte Grafikeinheit deaktiviert wurde, um überhaupt als Produkt verwendet zu werden. Die Cannon-Lake-Prozessoren für Notebooks entsprechen somit nicht den Vorstellungen eines technik-getriebenen Unternehmens wie Intel eines ist. Den Gerüchten zufolge besitzt der für Cannon Lake...

... weiterlesen

 

[Nimrais]

In einem Jahr verfügbar? Wenn ich das richtig sehe, dann ist hier noch nicht einmal das Tape Out gemacht oder? So rein von der üblichen Zeitabfolge her?

 

[Gelöschtes Mitglied 119706]

tja ist halt nur noch 12nm, daher hat man es auch geschaafft

 

[Warl0rd]

xD laut aussage von Intel, "handelte es sich beim gezeigten Prozessor aber um einen echten Ice Lake-SP aus der 10-nm-Fertigung"

Klasse ^^
Ich könnte mich auch hinstellen, eine CPU in die Hand nehmen und sagen schaut her das ist eine echte 3nm CPU und die taktet mit 3 Petaherz... das hätte die gleiche glaubwürdige Wirkung ...

Sei es drum sollte es stimmen, GZ an Intel das sie es scheinbar endlich geschafft haben ... glauben tue ich es allerdings nicht sonst wären schon aktuell 10nm Desktop CPUs auf dem Markt und nicht immer noch 14nm +++++++++

 

[croni-x]

Wenn man richtig verzweifelt ist, kann man auch einfach mal hunderte/tausende Samples produzieren, eins wird irgendwann schon mal funktionieren..

 

[unl34shed]

Ist das jetzt der eigentlich geplante 10nm Prozess oder ein runterspezifizierter Prozess, der jetzt 10nm genannt wird? Also 10nm-?

 

[Holt]

Das Intel nach alle den Problemen und Verzögerungen nicht über die Verbesserungen in der 10-nm-Fertigung gesprochen hat, kann ich nachvollziehen. So wie die Kommentare hier auch zeigen, würden viele es sowieso nicht glauben und wenn dann Erwartungen geweckt werden die doch nicht eingehalten werden, ist es am Ende nur noch schlimmer. Irgendwann ist es besser gar nicht mehr darüber zu reden und einfach die Produkte für sich sprechen zu lassen.

Der Intel die 10nm Fertigung inzwischen besser im Griff hat, zeigt sich auch daran das die NUC mit dem Cannon Lake inzwischen bei den großen Händlern Amazon, Newegg und Walmart verkauft werden, die Volumen also reichen um diese bedienen zu können.

 

[yummycandy]

Ist das jetzt der eigentlich geplante 10nm Prozess oder ein runterspezifizierter Prozess, der jetzt 10nm genannt wird? Also 10nm-?

Es handelt sich laut Raja um einen angepassten 10nm Prozess. (siehe anandtech Interview)

 

[Holt]

Auch bei 14nm++ hat Intel die Strukturen gegenüber 14nm und 14nm+ sogar vergrößert um mehr Takt zu erzielen. Dann müsste der 14nm++ nach Meinung einiger wohl eher 14nm- heißen, oder wie?



Wenn man das bei dem 10nm+ für Ice Lake gegenüber dem ursprünglichen 10nm Prozess auch getan hat, wo ist das Problem? Die Wettbewerber nennen ihre Prozesse die ganz ähnlich Strukturbreiten wie Intel ursprünglicher 10nm Prozess haben ja sogar 7nm. Die Namen sind Schall und Rauch, auch bei 14nm sind da keine Strukturen die wirklich 14nm klein sind. Die eigentliche Frage ist, ob Intel bei Kobalt statt Kupfer geblieben ist, dies war nämlich eine der größten Änderungen beim 10nm Prozess gegenüber den Vorgängern.

 

[Gamerkind]

Toll, nur handelt es sich nicht um den ursprünglich geplanten und mal angekündigten 10nm Prozess.

Mal sehen ob Intel diesen "12nm Prozess" in den Griff bekommt, Punkto Fertigung glaube ich denen lieber nichts, nachdem bis jetzt alles zu 10nm einfach nur erfunden war!

 

[Dave223]

Toll, nur handelt es sich nicht um den ursprünglich geplanten und mal angekündigten 10nm Prozess.

Mal sehen ob Intel diesen "12nm Prozess" in den Griff bekommt, Punkto Fertigung glaube ich denen lieber nichts, nachdem bis jetzt alles zu 10nm einfach nur erfunden war!

Und wen juckt, ob es der angekündigte Prozess ist oder ein auf Himalajasalzkristallen basierten? Das ist sowas von Jacke, es zählt was hinten raus kommt bei Verbrauch X und fertig...

In jedem (!) Intel Thread liest man von dir nur, was Intel doch für ein böses Unternehmen ist und was die alles falsch machen. Ach und das die doch Ihre Fabs alle verkaufen.
Kann man sowas nicht irgendwann mal stecken lassen?!

 

[thegian]

Wenn man richtig verzweifelt ist, kann man auch einfach mal hunderte/tausende Samples produzieren, eins wird irgendwann schon mal funktionieren..

Gut möglich das es nur eine Hülle ist die er da in der Hand hält. Die Holz-GPU von Nvidia war auch mal eine tolle Geschichte
Wichtig ist halt am Ende was der Kunde bekommt. Mal schauen.

 

[Gamerkind]

Und wen juckt, ob es der angekündigte Prozess ist oder ein auf Himalajasalzkristallen basierten?Und wen juckt, ob es der angekündigte Prozess ist oder ein auf Himalajasalzkristallen basierten?

Leute die das Thema Fertigung interessiert, interessiert das!
Und hier behaupten einige halt immer wieder, daß es sich um den ursprünglichen 10nm Prozess handeln würde.
Solche Falschaussagen korrigiere ich halt, weil ich nicht will, daß sich dieses Unwissen zu sehr verbreitet

In jedem (!) Intel Thread liest man von dir nur, was Intel doch für ein böses Unternehmen ist und was die alles falsch machen.

Das hast du jetzt einfach nur erfunden, so einen Unsinn würde ich nie von mir geben, weil mir das peinlich wäre!

Kann man sowas nicht irgendwann mal stecken lassen?!

Vermutlich können das heir einige nicht, immer wieder werden mir Dinge unterstellt, bei denen es mir direkt die Zehennägel aufstellt, weil ich so etwas nie im Leben postne würde...

 

[Jaimewolf3060]

@Dave
Das „Gamerkind“ ist eh der strahlende Ritter am CPU entwicklungshimmel.
Hast du je ein nützlichen Beitrag von ihm gelesen?

 

[Powell]

Intel kopiert einfach alles erst die von Intel verteufelten Chiplets und nun wird die CPU genauso präsentiert wie von Lisa Su

 

[Ycon]

Leute die das Thema Fertigung interessiert, interessiert das!

Und warum redest du dann ständig (Stuss) zum Thema Fertigung? AMD hat gar keine Fertigung (selbst als die noch eine hatten, haben die lediglich mit dürftigem Erfolg Prozesse von IBM zusammengeschustert) und da für dich nur AMD zählt, dürfte dich das Thema Fertigung eigentlich gar nicht interessieren.

 

[Holt]

Wir wissen doch noch gar nicht ob die Intel CPUs Chiplets und einen zentralen I/O Chip haben werden, die könnten auch ganz anderes aussehen, etwa indem zwei oder 4 Dies mit EMIB jeweils über deren Mesh verbunden werden. Auch einen I/O Chip könnte man über das Mesh und EMIB so anbinden, da EMIB viel mehr Verbindungen das flip-chip mounting (wie es AMD verwendet, sonst wären die Abstände zwischen den Dies auf der Platine des Chips nicht so groß) erlaubt, kann man so die vielen parallelen Verbindung realisieren die man bräuchte um das Mesh über verschiedene Dies auszudehnen. Technisch würde sich so ein Chip wie ein einziges Die verhalten, die Latenz zwischen zwei benachbarten Kernen auf unterschiedlichen Dies wäre nicht unbedingt oder nur minimal größer als die zwischen zwei benachbarten Kernen auf einem Die. Das wäre dann gar nicht mit der Lösung von AMD zu vergleichen bei der sich weiterhin alle Kerne auf einem Chiplet die IF Anbindung des Chiplets zum I/O Chip teilen müssen und wenn sie mit einem Kern auf einem anderen Chiplet kommunizieren, muss es vom I/O Chip dort auch noch zu dem Chiplet gehen und wenn der IF Link gerade beschäftigt ist, dann dauert es noch länger. Die Ansätze und das Ergebnis wären dann grundverschieden, denn wenn zwei das Gleiche machen (MCM), muss eben noch lange nicht das Gleiche dabei rauskommen.

Wenn man sich das Mesh Design anschaut und etwa zur gleichen Zeit mit EMIB eine Technologie präsentiert wird die es erlaubt viele Verbindungen zu realisieren, ohne die enormen Kosten eines großen Interposers auf dem alle Dies sitzen, denn die Interposer sind ja auch Halbleiter und da steigen die Kosten mit steigender Fläche eben überproportional, dann drängt es sich doch auf das Intel plant es so zu machen. Beide Technologien ergänzen sich perfekt um das Problem zu lösen das es eben mit jedem Shrink bei der Fertigung auch überproportional teurer wird die Dies und die Masken dafür zu machen, die Kosten dafür also über immer größer Stückzahlen reinkommen müssen und dies ist einfacher, je man Chips man aus den gleichen Dies aufbauen kann.

MCM wird früher oder später bei Server CPU oder auch großen GPUs alleine schon wirtschaftlich unumgänglich werden. Intel und NVidia haben hohe Stückzahlen und fette Margen bei den Produkten die auf den großen Dies basieren, die können es sich leisten länger damit zu warten und die Nachteile des Ansatzes den AMD gewählt hat, eben möglichst zu vermeiden, was sie schon deswegen müssen um ihre Produkte von den von AMD abgrenzen zu können.

Ob die CPU echt oder aus Holz ist, spielt doch letztlich keine Rolle, so groß wie sie ist, passt sie sicher nicht in den Sockel 3647 und damit bedeutet dies, dass es auch einen neuen Sockel für Server CPUs geben wird.

 

[Gamerkind]

Und warum redest du dann ständig (Stuss) zum Thema Fertigung?

Tue ich natürlich nicht!
aber wenn du der Meinung bist, daß ich Stuss erzähle, dann zeigt mir das nur mal wieder auf, wie viel Arbeit ich noch vor mir habe!
Du bist herzlichst eingeladen, dein Wissen zu diesem Thema zu erweitern.

AMD hat gar keine Fertigung

mir doch egal, ich behaupte aber auch nicht, daß AMD aktuell eigene Fertigungsanlagen hätte.
Also unterstell mir das nicht...

und da für dich nur AMD zählt

Und wieder irrst du dich, aber schon traurig, wenn du mich nur persönlich angreifen kannst, aber keine Argumente hast

 

[croni-x]

Wir wissen doch noch gar nicht ob die Intel CPUs Chiplets und einen zentralen I/O Chip haben werden, die könnten auch ganz anderes aussehen, etwa indem zwei oder 4 Dies mit EMIB jeweils über deren Mesh verbunden werden. Auch einen I/O Chip könnte man über das Mesh und EMIB so anbinden, da EMIB viel mehr Verbindungen das flip-chip mounting (wie es AMD verwendet, sonst wären die Abstände zwischen den Dies auf der Platine des Chips nicht so groß) erlaubt, kann man so die vielen parallelen Verbindung realisieren die man bräuchte um das Mesh über verschiedene Dies auszudehnen. Technisch würde sich so ein Chip wie ein einziges Die verhalten, die Latenz zwischen zwei benachbarten Kernen auf unterschiedlichen Dies wäre nicht unbedingt oder nur minimal größer als die zwischen zwei benachbarten Kernen auf einem Die. Das wäre dann gar nicht mit der Lösung von AMD zu vergleichen bei der sich weiterhin alle Kerne auf einem Chiplet die IF Anbindung des Chiplets zum I/O Chip teilen müssen und wenn sie mit einem Kern auf einem anderen Chiplet kommunizieren, muss es vom I/O Chip dort auch noch zu dem Chiplet gehen und wenn der IF Link gerade beschäftigt ist, dann dauert es noch länger. Die Ansätze und das Ergebnis wären dann grundverschieden, denn wenn zwei das Gleiche machen (MCM), muss eben noch lange nicht das Gleiche dabei rauskommen.

Hört sich sehr interessant an! Ich würde aber mal vermuten (ohne zu Wissen wie EMIB funktioniert), dass diese Verbindung sehr Störanfällig ist?

 

[SFVogt]

In einem Jahr verfügbar? Wenn ich das richtig sehe, dann ist hier noch nicht einmal das Tape Out gemacht oder? So rein von der üblichen Zeitabfolge her?

Wenn da ein Prozessor in die Kamera gehalten wird, sollte ein Tape Out doch schon Ewigkeiten her sein, so von der zeitlichen Abfolge. Die Frage ist da wohl eher trefflich, ob es sich um das finale Chipdesign handelt, was wohl eher bezweifelt werden kann.

 

[L1 Terminal Fault]

@Dave
Das „Gamerkind“ ist eh der strahlende Ritter am CPU entwicklungshimmel.
Hast du je ein nützlichen Beitrag von ihm gelesen?

Ja, alle seine Beiträge sind im Vergleich z.B. zu Holt wesentlich gehaltvoller.

Er ist nicht der Typ, der die Dinge nur nach deinen Munde schreibt oder nach Intels Munde, wie Holt das so gerne tut.

 

[Mo3Jo3]

Für den einen Skylake Chip haben sie bestimmt einen kompletten Wafer verschnitten.... xD

 

[Kodak]

Für den einen Skylake Chip haben sie bestimmt einen kompletten Wafer verschnitten.... xD

Vermutlich sieht sein Lächeln deshalb so gequält aus, weil er eigentlich gerade nur noch weinen möchte

 

[Jaimewolf3060]

Ja, alle seine Beiträge sind im Vergleich z.B. zu Holt wesentlich gehaltvoller.

Er ist nicht der Typ, der die Dinge nur nach deinen Munde schreibt oder nach Intels Munde, wie Holt das so gerne tut.

Du bist auch so ein Schwätzer wie er...

 

[L1 Terminal Fault]

Du bist auch so ein Schwätzer wie er...

Nein, diese Ehre gebührt dir und einigen anderen! Ich mit meinen knapp 40 Beiträgen muss noch darauf hin arbeiten.

 

[flxmmr]

Und wieviele Accounts? Manchmal wundere ich mich schon, wie aktiv man eigentlich in seinen 3.5 Monaten Forenzeit war, dass man das gerade bei weniger aktiven Accounts sooo genau beurteilen kann, was ein "Schwätzer" ist. Wobei das Gamerkind ist ja auch noch nicht so lange hier und erzählt eigentlich nur, dass Intel seine Fabs verkaufen soll, AMD voll geil ist und Intel ja eh keine x nm hinkriegt, weil die unfähig sind (frage mich ja dann, welche Leute in der Fab-Company dann arbeiten werde, aber gut...). Es mag zwar sein, dass Holt etwas biased ist, aber in seinen Beiträgen werden a) sinnvolle Quellen aufgeführt, b) kann er deutsch (scheint für manche Leute eine größere Hürde zu sein) und c) schreibt er ab und zu was anderes, als immer die gleichen 3 Forenbot-Sätze.

Aber gut. Die Erde ist eine Scheibe und ich segle jetzt zu den Drachen, die vor dem großen Wasserfall warten.

 

[Gamerkind]

und erzählt eigentlich nur, dass Intel seine Fabs verkaufen soll

Wieder nur eine Lüge!
Intel wird die Fabs in einigen Jahren abstoßen, ob dir meine Meinugn nicht gefällt ist mir ziemlich egal!
Trotzdem poste ich auch noch etwas anderes, man wäre schon sehr gestört, wenn man immer nur das Selbe schreiben würde, wie du es mir unterstellst...

AMD voll geil ist

So etwas peinliches wird man von mir NIE zu lesen bekommen!

 

[L1 Terminal Fault]

Wieder nur eine Lüge!
Intel wird die Fabs in einigen Jahren abstoßen, ob dir meine Meinugn nicht gefällt ist mir ziemlich egal!
Trotzdem poste ich auch noch etwas anderes, man wäre schon sehr gestört, wenn man immer nur das Selbe schreiben würde, wie du es mir unterstellst...


So etwas peinliches wird man von mir NIE zu lesen bekommen!

Nee, so etwas hat flxmmr gerade getan. Er reflektiert sein eigenes Verhalten auf dich, indem er dir einige Dinge unterstellt.

Irgendwie habe ich das Gefühl, dass die Leute dich mögen( Ironie ), weil du ihnen schonungslos die Wahrheit ins Gesicht sagts.

- - - Updated - - -

... .
Aber gut. Die Erde ist eine Scheibe und ich segle jetzt zu den Drachen, die vor dem großen Wasserfall warten.

Ich will dir nicht zu nahe treten, aber ganz ehrlich, die Erde ist keine Scheibe und es gib auch keine Drachen. Spiele nicht so oft Computer, sonst sehe für dich ganz schwarz. Oh weia!

 

[Holt]

croni-x, ob die Verbindung sehr störanfällig sind, wird man ja sehen, Intel nutzt es ja schon bei den Kaby Lake-G:

This combination of EMIB, Intel Kaby Lake CPU, HBM2, and a current AMD GPU

Ebenso bei den Stratix FPGAs:

One of the key takeaways from Hot Chips last year was that Intel’s EMIB strategy was going to be fixed primarily in FPGAs to begin with. Intel instigated a bridge and chiplet strategy: with the right FPGA, up to six different chiplets can be added via EMIB in a single package. This is well beyond the single EMIB implementation coming to consumers. Intel has already been selling its Stratix 10 family of FPGAs that have additional functionality through EMIB for a number of months

In beiden Fällen werden aber Dies aus unterschiedliche Fertigungen und sogar von unterschiedlchen Fertigern verbunden, denn Intel lässt auch bei TSMC fertigen:

Intel will offer different variants of the Stratix 10 TX, from 600k logic elements with two chiplets up to 2.8 million logic elements with six chiplets. Five of the tiles are capable of taking the new 58G transceivers, enabling up to 144 transceivers in a single package. The sixth tile is used for PCIe. While the central FPGA is built on Intel’s 14nm process technology, the transceivers will be built upon TSMC’s 16FF process, due to Altera’s history of using TSMC for its analog hardware.

Aber eben nicht eigene Chipsätze die Gerüchteküche wissen wollte, sondern eben Dinge die Altera schon vor der Übernehmen durch Intel dort fertigen ließ.

 

[Dave223]

Leute die das Thema Fertigung interessiert, interessiert das!
Und hier behaupten einige halt immer wieder, daß es sich um den ursprünglichen 10nm Prozess handeln würde.
Solche Falschaussagen korrigiere ich halt, weil ich nicht will, daß sich dieses Unwissen zu sehr verbreitet

Das hast du jetzt einfach nur erfunden, so einen Unsinn würde ich nie von mir geben, weil mir das peinlich wäre!


Vermutlich können das heir einige nicht, immer wieder werden mir Dinge unterstellt, bei denen es mir direkt die Zehennägel aufstellt, weil ich so etwas nie im Leben postne würde...

Mag sein, dass es vielleicht welche gibt, die das interessiert aber warum schreibst dann nicht unter News von anderen Fertigern drunter, dass die Angaben auch bloß nicht stimmen?!

Und erfunden sicher nicht. Ich lese permanent in den Intel News das Intel den Prozess nicht im Griff hat und (überspitzt gesagt) nix kann. Unter AMD News irgendwie nie... Genau wie "bla bla bla Fabs sind alle weg". Ich denke langsam hat jeder deine (!) Meinung (!) dazu gelesen und musst es nicht immer und immer wieder schreiben.
Und schon gar nicht erwarten, dass jeder an diese (deine) Meinung glaubt

Und klar, von dir kommen (meiner Meinung nach) auch einige sinnvolle und gehaltvolle Beiträge, oft eben aber auch einfach nur unterschwelliges Intel-Bashing