Will nichtmal jemand dort anrufen u sie davon abhalten diesen Chip zu bauen
Immer vorrausgesetzt es finden sich ein paar Programmierer,die für die schwer auszulastenden 5D Shader entsprechende Anwendungen schreiben,ansonsten ist das nur Schall u Rauch die 2,72 GFlops theoretische Leistung der ATI Shader
give TSMC Speed and you get what you need
Was AMD macht steht doch gar nicht zur Debatte.
Ich glaub er meinte Rund
Nope, die gleiche Ausbeute wäre falsch. Grösserer Chip, geringere Ausbeute. So die Theorie. Oder bildlich formuliert, wenn auf Wafer A 2 Chips die gleiche Fläche einnehmen wie 3 Chips auf Wafer B, dann macht 1 Fehler auf Wafer A 50% der Chips unbrauchbar, Ausbeute 50%, während 1 Fehler auf Wafer B lediglich 33% der Chips unbrauchbar macht, Ausbeute 67%. Du musst schon die Defektraten nehmen. Oder relativ ausgedrückt, Fehler pro mm². Ist natürlich nicht exakt, da Fehler nicht gleichmässig verteilt sind. Aber so weit wollen wir es hier nicht treiben.
Jup, idR ja. Wie gesagt, ich wollte es nicht unbedingt zu sehr verkomplizieren.
So schwer auszulasten sind die nicht, wie aktuelle Entwicklungen zeigen. Bisher fehlte es vor allem am Software Support. Und selbst wenn es am Ende ein paar Prozent weniger als bei nVidia sein sollten, Fermi müsste nach aktuellem Stand (1,2544 TFLOPS) fast 117% Vorsprung des RV870 wettmachen. Das ist doch ziemlich illusorisch. Anders sieht es bei DP aus. Dort scheint Fermi genügend theoretische Leistung zu haben (627,2 TFLOPS). Allerdings zählt dann auch nicht mehr das Argument der Auslastung bei ATI, da pro Shader sowieso nur ein MADD berechnet wird.
Es geht ja im Endeffekt nicht um eine Zielvorgabe, sondern um das technisch Machbare. Der G200 hatte beim Launch auch nur eine Ausbeute von etwa 50%.
Nope, die gleiche Ausbeute wäre falsch. Grösserer Chip, geringere Ausbeute. So die Theorie. Oder bildlich formuliert, wenn auf Wafer A 2 Chips die gleiche Fläche einnehmen wie 3 Chips auf Wafer B, dann macht 1 Fehler auf Wafer A 50% der Chips unbrauchbar, Ausbeute 50%, während 1 Fehler auf Wafer B lediglich 33% der Chips unbrauchbar macht, Ausbeute 67%. Du musst schon die Defektraten nehmen. Oder relativ ausgedrückt, Fehler pro mm². Ist natürlich nicht exakt, da Fehler nicht gleichmässig verteilt sind. Aber so weit wollen wir es hier nicht treiben.
Die Rechnung sollte auch gar keinen Anspruch auf Exaktheit haben. Es ging nur grob um die Richtung.
So schwer auszulasten sind die nicht, wie aktuelle Entwicklungen zeigen. Bisher fehlte es vor allem am Software Support. Und selbst wenn es am Ende ein paar Prozent weniger als bei nVidia sein sollten, Fermi müsste nach aktuellem Stand (1,2544 TFLOPS) fast 117% Vorsprung des RV870 wettmachen. Das ist doch ziemlich illusorisch. Anders sieht es bei DP aus. Dort scheint Fermi genügend theoretische Leistung zu haben (627,2 TFLOPS). Allerdings zählt dann auch nicht mehr das Argument der Auslastung bei ATI, da pro Shader sowieso nur ein MADD berechnet wird.
Und wohlgemerkt, ich vergleiche nur mit der 5870, nicht mit der 5970.
