Ryzen-CPU auf der CES soll um 30 bis 40 % gebremst worden sein

Woher glaubst du wissen, wie das bei Zen2 gelöst wird?

Ich "glaube zu wissen"? Ich dachte, du bist hier der AMD Neunmalklug. :lol:

Ist in den BIOS Updates mit der neuen AGESA Version dokumentiert.
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Da verwechselst du mich wohl mit jemandem!
Wo soll das dokumentiert sein?

Solange du das nicht belegen kann, glaubst du es nunmal nur...
 
Ich meine heute gelesen zu haben, dass man auch 1:1 laufen lassen kann.
Also 3200 RAM und 3200 Infinity Fabric.
 
Wenn das so ist, dann solltest du doch kein Problem damit haben das auch zu belegen.
 
Zuletzt bearbeitet:
Ich hätte nur gerne einen Beleg für deine Behauptung, mehr nicht!

Wo genau sollte man das dort bitte sehen können?
 
Entweder du lädst dir eines von den neuen BIOS herunter und schaust dort nach, oder du liest den Techpowerup Artikel.

Es gibt für das Verhältnis Infinity Fabric zu RAM-Takt neben Auto zwei Einstellungen.
Entweder 1:1 wie gehabt, also z.B. 1600 MHz Infinity Fabric bei DDR4-3200. Oder 1:2, im gleichen Beispiel wären das dann 800MHz Infinity Fabric bei DDR4-3200.
 
Zuletzt bearbeitet:
Für 3600MHz Infinity Fabric bräuchte man DDR4-7200 Ramtakt, wenn du so ein Kit hast, ich kaufs dir sofort ab :lol:

OK sorry ich dachte die News wäre im Luxx schon rum.

Zitat:

Angebliche Details u.a. zum Infinity Fabric in Zen-2-CPUs

Im Falle von Epyc 2 gab AMD explizit an, dass die Zen-2-Chiplets untereinander nicht kommunizieren können sollen. Jeder Die ist über Infinity-Fabric-Links mit dem I/O-Chip verbunden, der die Kommunikation übernimmt. Techpowerup.com geht anhand der BIOS-Updates für AM4 davon aus, dass die Ryzen-3000-CPUs mit zwei Zen-2-Chiplets (12- und 16-Kerner) eine Infinity-Link-Verbindung zwischen allen Dies aufweisen würden. Zudem könnte laut 1usmus jedes Chiplet "seinen eigenen RAM-Channel" nutzen. Da die DDR4-Controller im I/O-Die sitzen, entspräche das nur einer Zuordnung. Inwiefern das sinnvoll wäre, müssten Tests zeigen. Theoretisch sollten alle Zen-2-Kerne auf den kompletten RAM zugreifen können. Eine Beschleunigung des Interconnects sei durch den UCLK möglich: Wie schon bei Zen (1) soll der Takt des Infinity Fabrics an die RAM-Frequenz gekoppelt sein, allerdings nicht mehr starr, sondern mit optionalen Teilern. Neben einer Verringerung des UCLK gegenüber der Speicherfrequenz sei eine Verdoppelung möglich. Bei DDR4-3200 (1.600 MHz Speichertakt) zum Beispiel wären somit 3.200 MHz beim Infinity Fabric möglich.
 
Da stimme ich dir uneingeschränkt zu - aber das ist dann immer noch ein anderes Thema als sich am Wörtchen "gebremst" so derart aufzuhängen, wie es oben getan wurde. Selbst wenn man das nämlich reingebaut hätte, wäre es immernoch ein angeblich um 30-40% in der Leistungsaufnahme (aus)gebremster Ryzen auf der CES.

- - - Updated - - -



Es wurde ja nichtmal von Leistung geredet...
Es geht um Leistungsaufnahme!

Dass es dabei um Leistung gehen soll ist reine Interpretation. Weder im Text (da steht sogar explizit der Hinweis auf keine 1:1 Skalierung von Leistungsaufnahme zu resultierender CPU Leistung) noch von der YT-Quelle wird von Leistung oder Geschwindigkeit des Produkts gesprochen.

Das ist richtig. Deswegen schrieb ich ja auch das ich nicht genau nachvollziehen kann warum auf dem Gebremse so rumgeritten wurde.

Aber lies mal den Titel des Threads: Ryzen-CPU auf der CES soll um 30 bis 40 % gebremst worden sein
Ich würde da auch als aller erstes denken, das die CPU in der Leistung "ein/gebremst" wurde oder nicht?
Diese Art der Überschrift ohne genau darauf einzugehen was wie wann und wo "ein/gebremst" wurde ist Clickbait und sorgt daher für Unmut.
 
Neben einer Verringerung des UCLK gegenüber der Speicherfrequenz sei eine Verdoppelung möglich. Bei DDR4-3200 (1.600 MHz Speichertakt) zum Beispiel wären somit 3.200 MHz beim Infinity Fabric möglich.

Dieser Teil in deiner News ist falsch. Einfach eine der beiden dort verlinkten Quellen anklicken, dann klärt sich das auf. ;)
 
Dieser Teil in deiner News ist falsch. Einfach eine der beiden dort verlinkten Quellen anklicken, dann klärt sich das auf. ;)

Wenn das so kommt werde ich wohl 3200 fahren und die Timings ausreizen. Wir werden sehen was kommt.
 
Zuletzt bearbeitet:
Kannst du das auch belegen?...

In dem von dir zitiertem Posting von mir, sage ich nicht, daß Intel die Fabs verkaufen MUSS.
Billige Wortglauberei.
Deine unzähligen Beiträge, Intel bekommt die Fertigung nicht hin und werde deswegen die Fabriken abstoßen, ist letztlich nur die Aussage, Intel müsse die Fabriken verkaufen.
 
Genau das. Zumal seine Aussage auch war, dass Intel 2020 (vielleicht war es auch 22?) komplett fabless ist...
Und da war kein "sollte/könnte" enthalten ;)


Sich über Behauptungen beschweren aber selbst nix als Schall und Rauch raus hauen (und dann sich noch hinzustellen als wâre man der Allwissende)
 
Genau das. Zumal seine Aussage auch war, dass Intel 2020 (vielleicht war es auch 22?) komplett fabless ist...
Und da war kein "sollte/könnte" enthalten ;)


Sich über Behauptungen beschweren aber selbst nix als Schall und Rauch raus hauen (und dann sich noch hinzustellen als wâre man der Allwissende)

Wie sagt man schon dazu?
Ist der Ruf erst ruiniert lebt sich ungeniert....
 
Also, die Möglichkeit ECC zu nutzen ohne ECC Speicher klingt interessant, dann müsste ja der 9 "Chip" im Controller verbaut sein?
Nein, dies könnte gar nicht funktionieren, dazu müsste man ja so viel RAM dort einbauen, dass es selbst bei der maximalen RAM Ausstattung noch genug ist und dies wären dann 128GB/8 = 16GB. Das wird anderes funktionieren, denn die ECC Funktion kommt ja durch die Redundanz. Damit man beim Lesen einer Speicherzeile auch 64 Bit bekommt, wird normalerweise der ECC Code eben in den zusätzliche Bits der ECC RAM Riegel abgelegt. DDR4 erlaubt achtfach Prefetching, es werden also pro RAM Channel 64 Byte gelesen, bzw. eben 72 Byte bei ECC RAM, 128B bei Dualchannel bzw 144B bei Dualchannel mit ECC RAM Riegeln. In diese zusätzlichen 8 bzw. 16 Byte steht der Hamming Code oder welches Verfahren der Hersteller des RAM Controllers auch immer verwendet um die Bitfehler zu erkennen und nach Möglichkeit zu korrigieren. Man kann aber eben auch auf ein paar Byte Nutzdaten verzichten, denn nimmt man eben 64 Byte und schreibt nur in 56 Byte die Nutzdaten und in die restlichen den Hamming Code und schon hat man eine ECC RAM Funktion ohne ECC RAM Riegel, dies reduziert dann aber die Größe des nutzbaren Arbeitsspeichers um 12,5% und wer 16GB RAM verbaut, hat dann nur 14GB, wer 32GB verbaut hat, dann eben nur 28GB RAM nutzbar, dafür aber die ECC. So dürfte AMD dies auch gelöst haben und ob es so ist, wird man dann an der Reduzierung der Größe des nutzbaren RAMs erkennen. Entsprechend reduziert sich natürlich auch der Speicherdurchsatz, denn man bekommt ja auch weniger Daten bei einem RAM Zugriff, von den gelesenen 64 Byte sind ja nur 56 wirkliche Nutzdaten.

Außerdem dürfte der RAM Controller dann immer die Zugriffe mit dem maximalen achtfach Prefetching machen, denn diese Hamming Codes haben die Eigenschaft umso mehr Fehler korrigieren zu können, je länger sie sind. Deshalb haben die HDD Hersteller ja damals auch von den 512 Byte pro physikalischen Sektor auf 4096 Byte Sektorgröße (meist mit 512e) umgestellt, denn wenn man den Hamming Code über achtmal so viele Daten berechnet und dann auch einen achtmal so lange Code berechnet, hat man eine viel, viel stärkere Möglichkeit Fehler zu korrigieren. Tatsächlich sind die Hamming Codes bei den HDDs daher im Verhältnis kleiner, die sind jetzt über 4k nicht achtmal so groß wie sie bei 512 Byte waren und können sogar noch besser Fehler erkennen und korrigieren.

Immer achtfach Prefetching, also 56 Byte oder bei Dual Channel dann 112 Byte zu laden, wenn man eigentlich viel weniger braucht, bedeutet eine entsprechende Verzögerung bis der Zugriff vorbei ist und der nächsten Zugriff möglich wird. Aber wenn man den Code effizient machen will, muss man ihn eben über möglichst viele Daten erstellen und dies ganze Daten dann auch immer zusammen mit dem Code einlesen, um überhaupt die Fehlererkennung und ggf Fehlerkorrektur ausführen zu können. Wenn also ein Programm oft zufällige RAM Zugriffe über nur z.B. 8 Byte an einer RAM Adresse ausführt, können diese Zugriffe dann eben nicht nicht ohne Prefetching erfolgen.

AMD hat den RYZEN 3000 bei der Demo an einem Betriebspunkt gezeigt, nämlich bei so 75W Leistungsaufnahme, wo die Effizienz sehr gut ist und genau dies wollte AMD zeigen. Die Frage wie viel Leistung er hat wenn es mit einer Leistungsaufnahme von 95W (27% mehr) oder 105W (40% mehr) betrieben wird, kann man nicht aus der Demo ableiten, ebenso daraus niemand erraten, wie hoch die Taktraten maximal gehen können. Der kleine 7nm Fertigungsprozess hat nämlich auch den Nachteil, dass die Fläche auf der die Wärme entsteht, damit auch sehr klein ist. Außerdem ist die Kurve der Leistungsaufnahme über den Takt nicht linear, sondern wenn der Takt gesteigert, steigt die Leistungsaufnahme immer überproportional stark und je höher der Takt ist, umso deutlicher ist dies.

Für 10% mehr Takt braucht man nicht nur 10% mehr elektrische Leistung, sondern mehr als diese 10% und dies kann leicht selbst herausfinden indem man mal die Leistungsaufnahme bei 3GHz ermittelt und dann bei 3,3Ghz, da wird sie auch um mehr als 10% gestiegen sein. Wenn wiederholt man das bei 4 und 4,4GHz und wird sehen, dass die prozentuale Steigerung der Leistungsaufnahme wird nochmal deutlich höher als vorher beim Sprung von 3Ghz auf 3,3Ghz sein.

Die alten FX aus der 32nm Fertigung wurde mit bis 5GHz Takt verkauft, aber versucht mal einen RYZEN aus 14nm oder 12nm Fertigung auf 5GHz zu prügeln, da muss man bei der Kühlung ganz andere Geschütze auffahren, denn die laufen irgendwo bei 4,3 bis 4,5GHz regelrecht an eine Wand wo man für kaum noch mehr Takt dann extrem viel mehr Leistungsaufnahme hinnehmen muss, weshalb dies auch kein Mensch macht. Bei 5GHz hat der alte FX also weniger Leistungsaufnahme und bei 3GHz ist es umgekehrt, die Leistungsaufnahme bei den jeweiligen Taktraten skaliert eben bei unterschiedlichen CPU Architekturen und Prozessen nicht in gleicher Weise und bei den bisherigen RYZEN ist die Kurve fast wie ein Hockeyschläger.
 
Und die haben die Freigabe das irgendwelchen Leuten zu erzählen die damit in einem öffentlichen Forum hausieren gehen?
Holy flying fuck. Von dir kommen teilweise ziemlich gute Beiträge aber wenn du an dieser Stelle nicht irgendwelche Lügen erzählst dann baust du ganz schönen Mist. Von dem Vollidioten bei amd (es kann sich nur um Hausmeister oder Empfangsmädchen handeln) ganz zu schweigen.

Dann kann ja direkt ein neuer Thread aufgemacht werden. "AMD Mitarbeiter leaked Veröffentlichungsdatum von Zen2"
eieiei

du kannst auch 1+1 zusammenzählen... die massiven bios rollouts der boardparnter… das passiert immer 6-8 Wochen vor erscheinen der jeweiligen CPUs ;)

und Hausmeister... mhhh, ne, nicht wirklich.... ;)
 
Also, die Möglichkeit ECC zu nutzen ohne ECC Speicher klingt interessant, dann müsste ja der 9 "Chip" im Controller verbaut sein?
die werden irgend eine andere fehlerkorrektur einsetzen. ob das ecc ebenbürtig ist wird sich zeigen müssen.
aber auch wenn nicht, für "umsonst" kann mans mitnehmen.
 
Sind wir hier wieder im Kindergarten?
Irgendwie ist das einfach nur noch lächerlich was hier abgeht...

"<in übertragener Bedeutung>: eine Entwicklung bremsen (verlangsamen)
<in übertragener Bedeutung>: die Einfuhr bremsen (einschränken)
<in übertragener Bedeutung>: man muss ihn dauernd bremsen (umgangssprachlich; davon zurückhalten, bei bestimmten Handlungen übers Ziel hinauszuschießen)
<in übertragener Bedeutung>: wenn er ins Erzählen kommt, ist er nicht zu bremsen (umgangssprachlich; hört er nicht mehr auf)
"

Nichts für Ungut - mit "Geschwindigkeit" hat das "bremsen" von dem die Überspricht spricht, nichts zu tun. Speziell das dritte Beispiel trifft den Nagel so ziemlich auf den Kopf. Zwar nicht "übers Ziel" - aber das wahre Potential würde man damit verschleiern.
sag mal ist das dein ernst? dieses zwanghafte uminterpretieren mit solch hanebüchnen erkläreungen... jetzt heist bremsen also über den umweg übers ziel hinausschießen etwas zu verschleiern? und auf diese kruden ideen soll der leser angeblich ganz automatisch beim lesen der überschirft kommen? sry aber du machst dich grad wirklich lächerlich. und ja, das ist tatsächlich kindergarten was du da veranstaltest. gib doch einfach zu dass die überschirft irreführend ist und gut.

Nur ein Bruchteil des Marktes interessiert sich nach den Zahlen für eine Aufrüstoption. Denn fast der komplette Markt käuft Geräte OHNE diese Option. Um nichts anderes ging es dabei.
nur ein bruchteil des marktes interessiert sich dafür ob ein 9900k oder sein zen2-pendant schneller ist. denn fast der komplette markt kauft geräte OHNE diese cpus. aber es geht um den teil des marktes, der sich dafür interessiert. und zufällig ist da auch der teil des marktes, wo user ahnung von computern haben und in der lage sind aufzurüsten.
wenn du tatsächlich über office-pc und mobiledivices reden willst, warum bist du dann in einem thread in dem es i9 9900k vs r3k octa-core geht? da passt doch was nicht.
dein versuch die zahlen zu relativieren indem du massen von anderen zielgruppen mit anführst, ist zwar geschickt und sicher fallen einige leser auf diesen trick rein, aber ich nicht.
wenn du unbedingt zahlen willst, zähl doch einfach die threads auf hwluxx die sich mit aufrüsten befassen und die die sich mit office-pc und firmen rechnern befassen. du wirst überrascht sein worüber die user mehr schreiben. das spiegelt irgendwie so gar nicht die marktverteilung wieder, auf die du so pochst.
 
Zuletzt bearbeitet:
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh