The board schematics should be for all MSI 6750 boards; Delta L and Delta2 boards. I used the schematics to do a Vdd mod for my Delta2 board.
Abit NV7-133R
2141-2300-00A4-165D
Try that one (for MS-6570E)
www.hardwareluxx.de
wait! His Delta - L is different to the Delta2. We need at first the board revision. There seems to be some revisions. 6570-00b, 6570-00c, 6570-00d and 6570-100.Try that one
Looks like a voltage divider with 1K resistors between Vdd and GND (R284 and R282). So a regular FB to GND VR should do the trick. Maybe start with 50K VR (or even higher resistance) and work your way from there?
don't hurry, let her sleep.
Für die Liste...
...nee,is klarLag grad in der NF7 Klappe
Chipsatzspannung ist auf Standard gewesen, keine Lust so ein Board zu grillen 
entweder immer falsche Produktionswoche oder Pech in der Silicon Lottery
freu ich mich schon drauf. TCCDs dürfte schwerer werden. Das board dürfte mit den Hynix Riegel gut klar kommen.Ich denke, ich weiß auch warum! Das liegt an den SIP timings. Mehr dazu gleich.
Man bekommt aber die Idee davon, worum es geht.Ja, genau so sieht es aus. Deshalb skaliert bei mir Multi 6 und Multi 8 deutlich besser als Multi 7 und 7.5. Oberhalb von Multi 12.5x gibt es außerdem keine separaten Werte für die Multis mehr, da wäre es sehr interessant zu sehen, ob die Tabelle nochmals komplett genutzt wird oder ob automatisch immer der Wert von Multi 12.5 in Benutzung ist. Es ist sicher kein Zufall, das die Multis von 5 bis 12.5 exakt 16 Stück (0Fh) sind. AMD schreibt zwar im Datasheet, dass immer die 12.5 Sips gunutzt werde, aber man weiß ja nie was Nvidia so getrieben hat...
6941 2600 00ED 1518 booteten nur Multis 9.5 und größer. Mit 6941 2000 00ED 1518 bootete nur Multi 5.5 bis 7. Zwischenwerte hatte ich nicht getestet.Ich glaube die umgekehrte Logik liegt an folgendem Umstand. SysAddRecMuxPreload reduziert als Subtrahend den eigentlichen Wert. Sprich größerer SysAddRecMuxPreload ergibt kleineren Gesamtwert. Andersrum muss Nproc-Wr-Dly bei steigendem Takt wohl größer werden, deshalb wird SysAddRecMuxPreload dann kleiner.
Wenn ich das richtig verstehe, verringert der SysAddRecMuxPreload den Standard Verzögarungswert von 7. Bei SIS und AMD Chipsatz ändert sich der SysAddRecMuxPreload Wert nicht mit den Multis, der ist konstant. Deswegen gehe ich bei NVidia Chipsatz auch von konstanten Werten aus.
Daran erinnere ich mich noch. Das macht auch Sinn. Bei den größeren Multis wird die Verzögerung zu kurz wenn man den DC Delay Wert auf 0 setzt. Umgekehrt funktioniert das bei den kleinen Multis.
--------------------------------------------
BIU0 Status/Control (Dev0:F0:0x60) - multi 14.0
--------------------------------------------
[1–0] - RD2_WR - RD2 Write* = [01] = 1 clock ?
[2] - WR2_RD - WR2 Read* = [1] = 1 clock ?
[6–3] - SysDC_In_Dly - SysDC In Delay* = [0111] = 8 clocks
[8–7] - SysDC_Out_Dly - SysDC Out Delay* = [01] = 1 clock
[9] - Bypass_En - Bypass Enable = [1] = System is single processor or it is two processors and only CPU0 is present
[13–10] - Ack_Limit - Ack Limit* = [0011] = 4 unacknowledged command
[16–14] - Prb_Limit - Probe Limit* = [111] = 8 probes
[17] - Stp_Grant_Discon_En - Stop Grant Disconnect Enable = [1] = AMD Athlon processor system bus disconnects after receiving a STOP/GRANT special cycle.
[21–19] - Xca_WR_Cnt - Xca Write Count = [110] = 6 system bus grants for write data movement types (recomended)
[24–22] - Xca_RD_Cnt - Xca Read Count = [110] = 6 system bus grants for read data movement types (recomended)
[27–25] - Xca_Prb_Cnt - Xca Probe Count = [110] = 6 system bus grants for probe data movement types (recomended=2)
[31] - Prb_En - Probe Enable* = [1] = 1 = Probes are sent to this processor.
. Geht bei mir auf dem NF7 mit A=on auch so bis 263-MHz und 1024MB 1T. Ich muss dazu auch sagen, dass ich eigentlich immer alles auf Turbo/Aggressive/On stelle (NF/UB). Daran können schon wieder ein paar Sachen liegen...Ich tippe genau das steht dir bei höherem FSB im Weg. Wobei es nichts schlechtes sein muss viel Durchsatz zu haben
Meist gehts ja um die Balance, sprich die Timings so zu wählen das sie einerseits straff genug sind, andererseits aber noch genug FSB zulassen.
+1. Hatte selbst über längere Zeit bei Tests mit 1,85V laufen lassen. Soweit kein degrading oder so. Wichtig ist die Kühlung. Kühlkörper + Lüfter und co.
Mobo: MSI K7N2 Delta2 LSR @ Vdd 1,70V
CPU : XP-M 2800+ @ 9,5 x 253 = ~2400MHz / 1,65V
RAM : 2 x 2GB Hynix ETR-E3C @ 2,5-3-3-8-11-14-2-3-3-3-3-3-4 @ 2,5V
GPU : Rad X1650 Pro
Das ist ein A7N8X-X, das hat einen nForce 2 400, keinen nForce 2 Ultra 400. Unterschied ist Dualchannel bzw. eben kein Dualchannel. Das A7N8X-X hat deshalb auch keine blauen, sondern drei schwarze Ramslots. Das normale A7N8X v2.0 Bios läuft darauf aber trotzdem, wenn man einen 512kb Bioschip einsetzt.
Aber wie kommt das zustadne? Ist die NB intern umorganisiert oder evtl. nur ein Bit im Register, was das steuert? Weil das Platinenlayout ist eindeutig auf Dual-Channel ausgelegt.
