Wirtschaft

Samsung will ab 2025 in 2 nm produzieren

Auf dem Samsung Foundry Forum hat der koreanische Großkonzern über seine Pläne hinsichtlich der Fertigung gesprochen. Dabei greift Samsung gar nicht so weit vor und will schon ab Ende 2022 mit der Fertigung in 3GAE (3 nm Gate All Around Early) beginnen – so wie man dies auch zuletzt bereits bekräftigte. Für eine Fertigung besonders wichtig ist dabei die Ausbeute. Nach aktuellem Stand soll 3GAE auf Niveau der Fertigung in 4 nm zum gleichen Entwicklungsstand sein. Ein paar Monate später (2023) geht es dann mit 3GAP (3 nm Gate All Around Plus) weiter.

3GAE und 3GAP sollen ein Leistungsplus von 35 %, eine Reduzierung der Leistungsaufnahme um 50 % bzw. eine Verkleinerung der Strukturen von 45 % gegenüber 7LPP ermöglichen. Erste Testchips aus der Fertigung in 3 nm haben bereits im Juni diesen Jahres das Tape Out geschafft. Für die zweite Jahreshälfte 2025 peilt Samsung die Fertigung in 2GA (2 nm Gate All Around) an. Intel plant die Einführung von Intel 20A für das erste Halbjahr 2024, also etwas früher als Samsung. Allerdings hat die Vergangenheit gezeigt, dass sich die Zeitpläne noch deutlich verschieben können. Alles läuft also weiterhin auf eine Dreikampf zwischen Intel, Samsung und TSMC hinaus, die als die drei größten Auftragsfertiger und IDMs (Integrated Device Manufacturer) den Markt beherrschen werden.

Die Verbesserungen für die ersten Gate-All-Around-Prozesse beziehen sich zwar auf 7LPP, also eine Fertigung in 7 nm, Samsung fertigt aktuell aber große Kapazitäten in 5 nm und wird diese in den kommenden Monaten auf 4LPE (Low Power Early) und 4LPP (Low Power Plus) umziehen, bevor es dann Ende 2022 mit 3GAE losgeht.

Von 4LPP verspricht sich Samsung vor allem Verbesserungen in der Leistung. Bei der Packdichte scheint sich gegenüber 5LPE und 5LPP nicht viel zu tun. 4LPP und 4LPE dürften damit die letzten Schritte in der EUV-Fertigung mit FinFETs sein. Danach plant Samsung nur noch mit Multi-Bridge Channel Field-Effect Transistoren (MBCFETs).

Um die Nachfrage in den kommenden Monaten decken zu können, plant Samsung zudem den Ausbau seiner Fertigungsstätten in Südkorea und den USA. Der Anteil der Fertigung mittels EUV wird sukzessive steigen, aber auch das Gesamtvolumen soll stetig zunehmen.

17 nm als Bindeglied zwischen Planar und FinFET

Nicht zwingend die High-End-Fertigung ist in den vergangenen Monaten zu einem Flaschenhals geworden, sondern vor allem die Fertigungsprozesse in den größeren Strukturgrößen. Hier sieht Samsung ein großes Potential und will mit einem 17-nm-Prozess (17LPV) ein Bindeglied zwischen den planaren Lösungen in 28 nm (Back-End-of-Line) und 14 nm FinFET (Front-End-of-Line) gefunden haben. Das Preis-Leistungsverhältnis steht hier im Fokus und Samsung gibt eine Platzeinsparung von bis zu 43 % an. Die in 17 nm gefertigten Chips kommen zudem auf eine 39 % höhere Leistung oder die Leistungsaufnahme wird um 49 % reduziert. Microcontroller, Kamerasensoren und vieles mehr, was bisher in 28 nm gefertigt wird, kann auf 17LPV wechseln, was bei Samsung Ressourcen freimacht und dem Kunden eben genannte Vorteile bieten soll.