D1X Mod 3

Intel startet neue Fertigung in Oregon und definiert Zukunftspläne

Intel befindet sich aktuell hinsichtlich der Fertigung in einer Expansionsphase und investiert Milliardensummen in neue Fertigungskapazitäten. Die Fabs in Arizona in den USA und Irland werden erweitert, in Ohio entsteht in einer ersten Ausbaustufe ein neues Werk für 20 Milliarden US-Dollar und in Deutschland wird Intel alleine in Magdeburg 17 Milliarden Euro in eine neue Mega-Fab investieren – neben weiteren Investitionen in Frankreich, Italien, Spanien und Polen. Neben eigenen Investitionen werden Teile der genannten Summen aber auch durch direkte und indirekte Förderungen übernommen, sodass Intel bei weitem nicht die volle Summe selbst tragen muss.

Das D1X getaufte Werk im US-Bundesstaat Oregon wird ebenfalls eine neue Ausbaustufe erhalten. Hier werden auf dem Ronler Acres getauften Gelände die neusten Technologien im Bereich der Halbleiterfertigung und des Packagings entwickelt. D1X Mod 3 ist die dritte Ausbaustufe und wird 3 Milliarden US-Dollar kosten. Damit schafft Intel eine zusätzliche Reinraumfläche von 25.000 m². Dies entspricht in etwa der Fläche von 3,5 Fußballfeldern.

Intel wird im Mod 3 die zukünftige Entwicklung vorantreiben. Dazu gehören die bereits angekündigten Pläne zu Intel 20A und Intel 18A. Bei Intel 3 wird man bereits gewisse Fortschritte gemacht haben, denn die Fertigung soll hier bereits in der zweiten Jahreshälfte 2023 starten. Die Mod 3 ist ab sofort einsatzbereit und wird bereits mit den ersten Belichtungsmaschinen und weiterer Ausstattung bestückt. Dieser Prozess wird über das ganze restliche Jahr 2022 fortlaufen und der Ausbau fertiggestellt.

Die Fab in Portland bzw. D1X wird auf absehbare Zeit der Standort für die Entwicklung neuer Prozesstechnologien sein, die dann in anderen Fabs überführt werden. Dazu wird dann auch die Fab in Madgeburg gehören, die ab 2027 dann Chips produzieren wird, die in Intel 18A und kleiner gefertigt werden.

Neben der offiziellen Eröffnung der Mod 3 gibt Intel heute noch bekannt, dass das bisher als Ronler Acres bezeichnete Gelände nun nach Gordon Moore in Gordon Moore Park benannt wird. Er ist Mitgründer der Firma Intel und hat das Moore’sche Gesetz definiert. Im April 1979 wurde Gordon Moore CEO von Intel und blieb bis April 1987 auf dieser Position, bevor er in den Vorstand wechselte.

Während die Forschung und Entwicklung neuer Halbleitertechniken nun also in den USA gefestigt wird, werden neue Mikroarchitekturen auf absehbare Zeit weiterhin aus Israel kommen. Dies geht aus unserem Interview mit Adi Yoaz hervor, der dieses Team seit Jahren leitet. In Austin werden die Efficiency-Architekturen entwickelt und Intel ist aktuell auch bestrebt das Wechselspiel an Entwicklungen aus Isreal und Oregon wieder einzuführen. Allerdings ist der Wiederaufbau einer solchen Kompetenz nicht von heute auf morgen möglich.

Bereits seit der Übernahme des CEO-Postens durch Pat Gelsinger spricht Intel von einer Neuausrichtung in der Fertigung. Einerseits will man sich auf die eigenen Stärken besinnen und unter anderem ein Tick-Tock ähnliches System in der Fertigung aufbauen, auf der anderen Seite muss man aber verstärkt auf externe Fertigungskapazitäten zurückgreifen. 2024 will man dann in der Leistung/Watt wieder auf Augenhöhe mit der Konkurrenz sein (im Hinblick auf die Fertigung), ab 2025 will man die Führungsrolle zurückerobert haben.

Intel 18A wird vorgezogen und Details zum PowerVia-Test

Im Rahmen der Bekanntgabe der Umbenennung und dem offiziellen Startschuss für D1X Mod 3 gab Intel auch einige Details seiner Fertigungspläne bekannt bzw. aktualisierte diese. In den kommenden vier Jahren wird es fünf neue Fertigungsgrößen geben – daran hält man weiterhin fest.

Bis einschließlich Intel 3 wird Intel an den klassischen FinFET-Transistoren festhalten und den EUV-Anteil in den Layern weiter erhöhen – soweit keine Überraschung. Aus dem Sommer des vergangenen Jahres kennen wir auch in etwa den Zeitplan, den man nun in einem Detail aktualisiert hat.

So soll die Fertigung in Intel 18A nicht erst 2025 starten können, sondern schon im zweiten Halbjahr 2024 beginnen. Es handelt sich nur um eine kleine Verschiebung im positiven Sinne, Intel zeigt sich aber extrem zuversichtlich hier auf dem richtigen Weg zu sein. Alle Indikatoren zeigen laut Intel in die richtige Richtung.

Ab 2025 sollen die neuen EUV-Machinen der nächsten Generation (0,55 NA (High NA)) in der Fertigung eingesetzt werden. ASML als Hersteller dieser EUV-Hardware und Intel haben dazu eine entsprechende Vereinbarung geschlossen, die eine gewisse Exklusivität der ersten Geräte vorsieht. Intel ist für diesen Wechsel und in der Auslegung der Fertigungsgrößen auf die Verwendung der EUV-Maschinen aber nicht auf die 0,55-NA-Modelle festgelegt. 0,33 NA kann ebenfalls eingesetzt werden, wenn es Schwierigkeiten in der Umsetzung von 0.55 NA (High NA) gibt.

In welchen Zeitskalen wir uns in der Entwicklung einer neuen Fertigungsgröße bewegen, dürfte vielen ebenfalls nicht bewusst sein. Auch dazu nennt Intel nun ein paar Zahlen. Sechs Jahre vor der eigentlichen Einführung beginnt man an der Forschung an einer neuem Fertigung. Dazu gehört auch die Forschung an neuen Materialien (CR, Components Research). Über etwa drei Jahre hinweg wird die Fertigung genauer definiert, bis es dann konkret daran geht dies in die Praxis umzusetzen.

Direkt nach Beginn der Erforschung wird das Projekt zur Entwicklung einer neuen Prozesstechnologie an das LTD (Lead Technology Department) übergeben. Diese begleitet das Projekt bis es in die Massenfertigung übernommen wird. Die MFG (Manufacturing Group) übernimmt in der letzten Phase der Entwicklung und begleitet die Einführung einer neuen Prozesstechnologie bis in die Produktionsphase.

Interne Risikofertigung für die Integration von PowerVia

Welche Schritte Intel in den kommenden Jahren vorsieht und wie man FinFET, RibbonFET und PowerVia zusammenbringen will, zeigt folgendes Schaubild:

Intel 4 und Intel 3 werden noch auf den aktuell verwendete FinFETs basieren. Der Wechsel auf die RibbonFETs (GAA-Transistoren) mit Intel 20A wurde bereits im Vorfeld angekündigt und auch eine Test-Produktion der PowerVias war bereits Thema. Nun nennt Intel einige weitere Details.

So wird man eine komplette Test-Produktion aufbauen, die theoretisch auch für konkrete Produkte genutzt werden könnte. Dies sieht Intel allerdings nicht vor. Die PowerVias sind auf den Einsatz gemeinsam mit Intel 20A vorgesehen, sie werden aber zunächst auf Intel 3 intern entwickelt und dann auf 20A überführt. Für Intel 20A und Intel 18A ist die Strom- und Spannungsversorgung via PowerVia dann fest eingeplant.

PowerVia stellt eine neue Technik in der Stromversorgung eines Chips dar. Bisher werden die Leiterbahnen und Kanäle im Silizium von der gleichen Seite ausgeführt, wie das für die eigentlichen Logikelemente, spricht Transistoren, der Fall ist. Dies kann aber zu Problemen führen, da es zu Interferenzen zwischen mehreren, stromführenden Elementen und den Logikbauteilen bzw. den Metallschichten für die Kommunikation mit den Transistoren kommen. Die Komplexität ist innerhalb eines Chips mit mehreren Milliarden Transistoren ohnehin schon nicht unerheblich. Mit PowerVia wird nun die Rückseite des Wafers verwendet. Während auf der einen Seite weiterhin die Logikelemente und Interconnects belichtet werden, soll die Stromversorgung nun von der anderen Seite erfolgen. Die für PowerVia verwendeten TSVs sollen 500mal kleiner sein, als das was heutzutage für die TSVs im Packaging möglich ist.

Das Front-end mit den Transistoren stellt demnach nicht mehr die oberste Ebene des Chips dar, wie es bei den obigen Schaubildern für Intel 4 und Intel 3 der Fall ist. Das Front-end ist zukünftig zwischen den Signal-Layern und dem Back-end (mit den PowerVias) eingefasst. Weitere Details zur Technik wird Intel dann in den kommenden Jahren bekanntgeben.