Werbung
Infineon hat die Herstellung und erste Nutzung von ultradünnen Wafern angekündigt, die auf eine Dicke von gerade einmal 20 µm kommen. Die Wafer haben den in der Halbleiterfertigung inzwischen üblichen Durchmesser von 300 mm. Mit einer Dicke von nur 20 µm stellen sie in der Fertigung und Handhabung in der Belichtung sowie der weiteren Verarbeitung eine besondere Herausforderung dar. Gemeinsam mit ersten Kunden will man diese jedoch gelöst haben und so soll in den kommenden vier bis fünf Jahren eine Umstellung auf die dünneren Wafer erfolgen. Mit 20 µm kommen die ultradünnen Wafer auf ein Viertel der Dicke eines menschliches Haares und sind halb so dick wie die aktuell fortschrittlichsten Wafer.
Die Halbierung der Waferdicke verringert den Substratwiderstand entsprechend um 50 %. Leistungsverluste in der Strom- und Spannungsversorgung können so im Vergleich zu Lösungen auf Basis von konventionellen Siliziumwafern mit einer Dicke von 40 bis 60 µm um mehr als 15 % reduziert werden.
Um solch dünne Wafer fertigen und in der Chipfertigung handhaben zu können, musste Infineon einen neuen Wafer-Schleifansatz entwickeln. Auch der Wafer-Bow (Krümmung) und die Separation der fertigen Chips vom Wafer stellen eine neue Herausforderung dar.
Infineon hat die neue Technik der ultradünnen Wafer bereits mit externen Kunden qualifiziert und auf seine Integrated Smart Power Stages (DC-DC-Wandler) angewendet. Wir reden hier also nicht von Halbleiterbauelementen in Form von Chips, sondern zunächst von deutlich größeren und weniger komplexen Leistungshalbleitern. Man sieht den Einsatz aber auch in KI-Chips und deren "vertikales Stromversorgungs-Design, das auf der Trench-MOSFET-Technologie basiert und eine sehr nahe Positionierung am KI-Chip-Prozessor ermöglicht, wodurch Leistungsverluste reduziert und die Gesamteffizienz verbessert werden."
Vor wenigen Wochen verkündete Infineon, dass man die ersten 300-mm-Wafer für Galliumnitrid (GaN) gefertigt habe.