Werbung
Der 3D V-Cache ist die nächste Innovationsstufe, die AMD zündet. Auf den L3-Cache der Chiplets kommen ein bis vier oder gar acht Lagen weiterer SRAMs und schon kann der Cache des Prozessors auf das Vielfache ausgebaut werden. Erstmals sprach AMD zur Computex Anfang Juni über entsprechende Pläne, nannte und zeigte in diesem Zusammenhang aber nur Ryzen-Prozessoren der 5000-Serie. Da gerade Spiele von einem Cache mit höherer Kapazität (bis zu einem gewissen Rahmen) profitieren (AMD spricht von 10 bis 15 %), dürften dies mit die ersten Prozessoren sein, bei denen der neuen 3D V-Cache zum Einsatz kommt.
Konkret würde der L3-Cache eines Ryzen 9 5900 und 5950X von 64 (2x 32 MB) auf 192 MB (2x zusätzliche 128 MB) anwachsen. Die Ryzen-Prozessoren mit einem CCD würden auf 96 MB anstatt wie bisher 32 MB kommen.
Datenschutzhinweis für Twitter
An dieser Stelle möchten wir Ihnen einen Twitter Feed zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Twitter setzt durch das Einbinden des Applets Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf diesen Feed. Der Inhalt wird anschließend geladen und Ihnen angezeigt.Ihr Hardwareluxx-Team
Tweets ab jetzt direkt anzeigen
Wohl noch viel interessanter ist dieser Ansatz bei den EPYC-Prozessoren. Diese kommen bei acht Chiplets aktuell auf 256 MB L3-Cache. Gehen wir nur von der ersten Ausbaustufe des 3D V-Cache mit zusätzlichen 64 MB pro CCD aus, dann kommen wir hier schon auf 768 MB an L3-Cache – 512 MB mehr als aktuell. Dies würde allerdings nur die erste Ausbaustufe beschreiben. Mit zwei, drei oder gar vier Stacks an SRAM verdoppelt, verdreifacht oder vervierfacht sich die zusätzliche Kapazität sogar.
Hypothetisch sähen die Prozessoren, bzw. der angebotene Cache dann wie folgt aus:
| L3-Cache im CCD | 3D V-Cache | Gesamt | |
| Ryzen-CPU mit einem CCD | 32 MB | . | 32 MB |
| Ryzen-CPU mit einem CCD und 3D V-Cache | 32 MB | 64 MB | 96 MB |
| Ryzen-CPU mit zwei CCDs | 64 MB | - | 64 MB |
| Ryzen-CPU mit zwei CCDs und 3D V-Cache | 64 MB | 128 MB | 192 MB |
| EPYC-CPU mit acht CCDs | 256 MB | - | 256 MB |
| EPYC-CPU mit acht CCDs und 3D V-Cache (ein Stack) | 256 MB | 512 MB | 768 MB |
| EPYC-CPU mit acht CCDs und 3D V-Cache (zwei Stacks) | 256 MB | 1.024 MB | 1.280 MB |
| EPYC-CPU mit acht CCDs und 3D V-Cache (vier Stacks) | 256 MB | 2.048 MB | 2.304 MB |
Weitere Details zum 3D V-Cache verriet AMD zuletzt auf der Hot-Chips-Konferenz.
Bisher hüllt sich AMD bei den EPYC-Prozessoren mit 3D V-Cache noch in Schweigen. Nun sind jedoch offenbar die ersten Produktnamen aufgetaucht. Da wären ein 7473X mit 24 Kernen, ein 7573X mit 32 Kernen und ein 7773X mit 64 Kernen. Der Namenszusatz "X" soll also das Vorhandensein des 3D V-Caches kennzeichnen. Takt, TDP und Größe des 3D V-Caches bleiben hingegen unbekannt.
Intel fährt für die nächste Xeon-Generation eine andere Strategie. Sapphire Rapids wird optional mit HBM-Speicher verfügbar sein. Die Kapazität des HBMs könnte im Zweifel größer sein, als die des 3D V-Caches, dafür ist dieser als erweiterter L3-Cache deutlich schneller, hat geringere Latenzen und dürfte effizienter sein. Außerdem ist eine Erweiterung des L3-Caches ohne jegliches Zutun auf Seiten der Software zu nutzen. Auf Nutzerebene muss die Software nicht wissen, dass dieser zusätzliche Speicher vorhanden ist, er wird einfach genutzt. Der HBM von Sapphire Rapids kann in zwei Modi betrieben werden, was eine gewisse Kenntnis dessen auf Softwareebene voraussetzt.
Wann AMD die EPYC-Prozessoren mit 3D V-Cache offiziell vorstellen wird, ist nicht bekannt.