Werbung
So langsam aber sicher bereiten sich AMD und die Partner auf den Start der nächsten Zen-Generation vor und entsprechend sickern auch mehr und mehr Informationen durch. Zur CES Anfang Januar sprach AMD erstmals außerhalb seiner Roadmap-News über einige Details.
Einmal mehr ist der Geekbench bzw. die angeschlossene Online-Datenbank (via @BenchLeaks) die Quelle weiterer konkreter Details. Den Takt von 3.430 MHz sowie die dazugehörigen Benchmarks wollen wir einmal links liegen lassen, denn diese Werte haben aktuell noch keinerlei Aussagekraft.
Viel interessanter ist die ausgelesene Cache-Hierarchie. Demnach bleibt es bei 64 kB an L1-Cache (jeweils 32 kB für Daten und Instruktionen), der L2-Cache hingegen wird pro Kern von 512 kB auf 1 MB verdoppelt. Der L3-Cache bleibt pro CCD mit 32 MB für acht Kerne wieder unangetastet. Der hier verwendete Prozessor hört auf die OPN 100-000000479-13 und ist mit 32 Kernen ausgestattet.
| Spiel | Zen 1 | Zen 2 | Zen 3 | Zen 4 |
| L1-Cache pro Kern | 96 kB (64 + 32 kB) | 64 kB (32 + 32 kB) | 64 kB (32 + 32 kB) | 64 kB (32 + 32 kB) |
| L2-Cache pro Kern | 512 kB | 512 kB | 512 kB | 1 MB |
| L3-Cache | 2x 16 MB pro CCX / für 2x 4 Kerne | 2x 16 MB pro CCX / für 2x 4 Kerne | 32 MB pro CCD / für 8 Kerne | 32 MB pro CCD / für 8 Kerne |
Leaker @ExecutableFix für hinzu, dass es auch schon Engineering Samples auf Basis eines A0-Steppings mit 96 (OPN 100-000000475-16) und 32 (OPN 100-000000479-10) Kernen für die EPYC-Serie Genoa gibt.
Die ersten Ryzen-Prozessoren auf Basis von Zen 4 sowie dem Sockel AM5 sollen in 5 nm gefertigt im zweiten Halbjahr 2022 auf den Markt kommen. Bereits im November 2021 verkündete AMD die nächste EPYC-Generation Genoa mit Zen-4-Kernen sowie der Unterstützung von DDR5, PCI-Express 5.0 und CXL. Bis zu 96 Kerne sollen die "Standard-EPYC-Modelle" bieten, während die Cloud-Variante Bergamo bis zu 128 Kerne bieten soll.