Werbung
Die Forschung an neuen Technologien für die rückseitige Spannungsversorgung der Transistoren ist auch eine Notwendigkeit aus der Weiterentwicklung der Transistor-Technologien. Genau wie PowerVia als Technik sollen uns bei Intel im kommenden Jahr die ersten RibbonFET erwarten. Neben Intel präsentiert aber auch TSMC aus dem 2023 IEEE International Electron Devices Meeting (IEDM 2023) seine zukünftigen Ansätze im Bereich der Prozessoren.
Der Materialforschung kommt eine zunehmend wichtigere Bedeutung zu und während wir immer nur vom Siliziumchip sprechen, bedienen sich die Chiphersteller längst beinahe am gesamten Periodensystem. Zueinanderpassende elektrische Eigenschaften, ausreichende Isolationseigenschaften, eine möglichst einfache Verarbeitung – es gibt dutzende Faktoren, die bei der Materialwahl wichtig sein können. Für die ersten RibbonFETs wird Intel beispielsweise auf SiGe (Silizium Germanium) setzen.
Intel und TSMC scheinen für die Weiterentwicklung im Bereich von Transistorgrößen von 2 nm und kleiner in eine gemeinsame Richtung zu gehen und setzen für ihre gestapelten Transistoren auf Molybdändisulfid (MoS2) und Wolframselenid (WSe2). Molybdändisulfid eignet sich dabei besonders für den n-Kanal, während das Wolframselenid für den p-Kanal verwendet werden soll. Aber auch Zusammensetzungen wie Hafniumoxid (HfOx) und Titannitrid (TiN) kommen hier zum Einsatz.
Complementary FETs (CFET) sind gefaltete N&P-MOS-Transistoren, die den Platzbedarf ebenfalls reduzieren sollen, ohne dabei jedoch in der Komplexität an GAA-Transistoren heranreichen zu müssen. Besonders High-Density SRAM-Zellen sollen davon profitieren und eine hohe Packdichte erreichen. Eine HD-Zelle aus Nanosheet-Transistoren ist fast doppelt so groß wie eine vergleichbare Bitzelle, die aus CFETs konstruiert wird.
Die neuen RibbonFET wird Intel mit Intel 20A im kommenden Jahr zum Einsatz bringen. Für Intel 18A kommt bereits eine optimierte Variante zum Einsatz und auch diese ersten Chips wird es bereits 2024 geben.
Erstaunlicherweise halten sich sämtliche Halbleiterhersteller für Fertigungsprozesse kleiner als 2 nm noch zurück. Intel hat noch keinerlei Namen für die dritte Stufe der Angstrom-Ära bekanntgegeben, während es bei TSMC für N2 ab 2025 ebenfalls noch keine detaillierten Informationen gibt. Es wirkt fast so, also sei man noch auf der Suche nach dem richtigen Rezept, wenngleich die Forschungsabteilungen erste Lösungen bieten, diese aber in ihren Einzelkomponenten erst noch zu einem vollständigen Prozessdesign zusammenfinden müssen.
Eines wird aus den Präsentationen von Intel, IMEC, TSMC und vielen weiteren aber klar: Die Materialforschung ist bereits komplex und wird es bleiben. Vielmehr noch: Den Forschenden wird mehr Kreativität bei der Materialwahl abverlangt und auch die einzelnen Prozessschritte werden dadurch nicht einfacher. Das Moore'sche Gesetz aber soll nicht scheitern und so wird weitergeforscht, wenngleich die grundsätzlichen Ansätze unterschiedlicher nicht sein könnten, denn so mancher Hersteller spricht von der Einhaltung nur noch im Zusammenspiel mit dem Packaging und so mancher großer Fabless-Chiphersteller wie NVIDIA gar davon, dass ohne eine KI-Unterstützung und damit verbundenen Abkürzungen das Moore'sche Gesetz gar nicht mehr einzuhalten ist.