[Sammelthread] AMD Bulldozer "New CPU Architecture" Sockel 942 AM3+ Sammelthread [Part 2]

[Duplex]

die OVP sehen echt aus, sowas kann nicht jeder faken

 

[y33H@]

Die Sache mit FX vs. BE halt. AMD selbst sagte, die unlocked CPUs sollen FX heißen, wie einst beim Athlon 64, BE stirbt. Andererseits berichtet Chiphell, alle Bulldozer liefen unter dem Namen FX. Entweder haben die sich vertan oder alle CPUs sind unlocked - was ich bezweifle.

 

[octacore]

Das wären für AMD Verhältnisse mal direkt extreme bunte/auffallende Boxen für die CPUs.

Das alle unlocked wären kann ich mir nicht vorstellen, dann könnens gleich nur 1 Model je Kernanzahl rausbringen.

 

[harzer_knaller]

Der HS sieht anders aus. Wie bei Intel. Iiieeh. :frese:

 

[Techtrancer]

schau mal in stunned´s tread

http://www.hardwareluxx.de/communit...heat-spreader-steckt-wo-drunter-706977.html#j

der opteron sieht auch so aus

 

[harzer_knaller]

Is ja eklig. Warum?

 

[Techtrancer]

wird wohl besser sein da es ja bisher nur bei den server cpus war

 

[y33H@]

Die CPUs auf den Packungsentwürfen sehen nach LGA und nicht nach PGA aus.

 

[Opteron]

Es geht das Gerücht um (es gibt ja keine echten Infos bisher, deswegen nenn ichs mal so), dass acht Modelle geplant sind. vier davon sollen im Juni kommen, der Rest Q4. MMn sind die ersten vier Modelle drei 8-Kerner und ein 6-Kerner. Da die L3-Caches den Kernen zugeordnet sind, gehe ich auch davon aus, dass der 6-Kerner auch 6MiB L3-Cache mitbringen wird;

Angelbich ist der QUadCore ein extra DIE.

Dann sollte der zuerst kommen. Die vier Modelle wären dann mMn:
2x FX-8000 (einmal mit einmal ohne freien Multi).
2x FX-4000 (ebenfalls einmal mit einmal ohne freien Multi).

Macht auch Sinn, die 6000er sind ja teildefekte 8000er, die kommen immer später raus, da AMD erstmal genügend defekte zusammensammeln muss. Der X3 kam ja auch erst später.
Der Cache bleibt wie schon erwähnt gleich, weiterhin volle 8MB L3. Ist bei Intel genauso, da gibts teildefekte Westmere Xeons mit vollen 12MB Cache.

ciao

Alex

 

[Tigerfox]

Wo find eich eigtl. auf dem Die-Shot hier den L3-Cache? Die großen Blöcke in der Mitte oben und unten sind ja der L2-Cache für jedes Modul. Sind dann die viel länglichen Streifen zwischen den Modulen der L3-Cache?

 

[Duplex]

Angelbich ist der QUadCore ein extra DIE.

also doch ein 2. DIE, das macht natürlich sinn, für die 150 € Klasse ist einen Chip mit 150mm² genau das richtige mehr DIEs pro Wafer & mehr Gewinn als Deneb/Thuban 1055T.

Sandy Bridge Core-i3 fängt bei 100 € an, ich schätze 2 Bulldozer Module @65W TDP sind 20-25% schneller, hier kann AMD mit dem kleinem DIE im OEM Fertig PC Markt sehr viel Geld verdienen

 

[harzer_knaller]

Die CPUs auf den Packungsentwürfen sehen nach LGA und nicht nach PGA aus.

Was die "Entwürfe" dann wohl als Fälschungen entlarvt. BD hat Pins am Package und nicht am Sockel, nech?

Gibt's denn 'ne Quelle zu 2 Modul Maske? Werden die 2 Modul Prozessoren weniger L3 haben?

 

[Powerplay]

Gibt es denn immernoch keine tests wie es nun mit der leistung pro takt aussieht??

 

[mr.dude]

Angelbich ist der QUadCore ein extra DIE.

Woher stammt die Aussage?

 

[Opteron]

Woher stammt die Aussage?

Gestern irgendwo zw. amdzone, xtremesystems und semiaccurat gelesen.

Also keines Falls sicher, sonder pure Spekulation.

Wenns nur 1 DIE wäre, dann kommen eventuell 2x8000 und 2x6000er, und der 4000er käme später.

Wo find eich eigtl. auf dem Die-Shot hier den L3-Cache? Die großen Blöcke in der Mitte oben und unten sind ja der L2-Cache für jedes Modul. Sind dann die viel länglichen Streifen zwischen den Modulen der L3-Cache?

Ja in Intel Manier, quasi je 2MB L3 pro Modul, Vorteil: schnellere Zugriffe auf eben diesen 2MB Block. Nachteil: Zugriff auf die restlichen 6MB dauert länger, aber das wäre bei einem dicken L3 wie beim Phenom2 vermutlich genauso.

 

[y33H@]

Eine Maske für die Dual-Modul-BDs wäre aber sinnvoll. Sollten die 4M haben, spricht es auch sehr dafür. Weil einen Quad-Modul-BD um die die Hälfte beschneiden, nun - zumindest am Anfang bezweifle ich das.

 

[harzer_knaller]

Sinnvoll, durchaus. Und je nach Nachfrage wohl auch nötig.

 

[malachias]

Ach, wenn man wieder freischalten könnte, dann wäre das auch Okay.

 

[mr.dude]

Masken sind aber teuer. Und gleich 3 Masken zu Beginn einer neuen Fertigung ist dann doch etwas viel. Zumal auch nicht damit zu rechnen ist, dass die Yields schon extrem hoch sind. Dh, es sollte einiges an teildefekten Dies anfallen. Ich halte einen separaten 2-Modul Die daher für arg spekulativ. Man hätte ansonsten wohl schon offiziell etwas davon gehört. Wobei es mir nur recht sein soll, da ich meinen X2 gerne durch einen 2- oder 3-Modul Bulldozer ablösen würde.

 

[Duplex]

2 Module mit 294mm² Fläche (teil deaktivierter Orochi DIE) macht sowieso keinen sinn, AMD muss Geld verdienen und nicht wie aktuell CPUs zu billig Preisen anbieten
2 native Module kosten nur das halbe ca. 150mm² & verbrauchen weniger Strom, wenn die Leistung gut ausfällt, dann sind die Kosten für Masken nicht so wichtig.

 

[mr.dude]

Da täuschst du dich. Der Aufwand für Masken ist sehr wichtig und nicht zu unterschätzen. Da fallen ja nicht nur die reinen Materialkosten an, sondern auch Zeit- und Entwicklungsaufwand. Zu vernachlässigen hingegen ist die Leistungsaufnahme bei einem teilkastrierten Modell. Die sollte dank Power-Gating nahezu identisch mit einem gleichwertigen nativen Modell sein. Wenn es nächstes Jahr sowieso APUs mit 2 Modulen geben soll, die dann auf der weiterentwickelten Bulldozer Architektur basieren, macht so ein Lückenfüller momentan eigentlich nur bedingt Sinn.

 

[Duplex]

glaubst du Power-Gating kann deaktivierte Cores stromlos abschalten? ich dachte nur aktive Cores... Ein Dual Core Llano/Stars @32nm Mobil Chip soll angeblich die gleiche TDP wie ein Quad Core Chip haben, beide 35w http://www.abload.de/img/s2mrfql6op47.jpg Llano/Stars sollte auch schon Power-Gating nutzen oder doch nicht?

 

[Arikus83]

Also ich lese da 35W bis 45W bzw. 25W bis 35W bei den Champlain CPUs

Mag doch sein, dass 2 Kerne knapp oberhalb der 35W liegen und 4 Kerne knapp unterhalb der 45W. Halbe Kernzahl halber Bedarf kann man ja nicht einfach rechnen.

 

[y33H@]

Stars hat iirc kein Power Gating, erst Zacate/Fusion und Llano (und BD).

 

[Duplex]

allgemein geht es mir darum ob ein deaktivierter Quad Core Bulldozer Modul eine kleinere TDP hat, z.b. 2 aktive Module & 2 deaktivierte Module, kann Power-Gating auch deaktivierte Module stromlos abschalten?

@y33H@
mit Stars meinte ich doch Llano, ich schrieb doch Llano/Stars @32nm

 

[fdsonne]

Da es bis jetzt außer dem Triplecore nur Prozessoren mit gerader Anzahl an Kernen oder Threads gibt (X6, Magny-Cours mit 8 und 12 Kernen, Nehalem und SB mit 4/8, 6/12 und 8/16), würde ein 9-Kerner wieder unter mangelnder Optimierung leiden, auch wenn der 9. Kern dann wieder den Rest übernehmen könnte.

Es gibt quasi nur zwei Arten von Software, entweder man programmiert in einem einzigen Thread. Alles wird sozusagen quasi sequenziel hintereinander abgearbeitet. Oder man programmiert Multithreaded.
Es gibt also mehrere teils hundete Threads, die verschiedenen Aufgaben übernehmen.
Bei letzterem kommt es massiv auf die Berechnung an. Statischer Inhalt wie bei Video/Bildbearbeitung lässt sich quasi ins unendliche Aufsplitten. Unabhängig von der Anzahl der Recheneinheiten. Ob da nun 2 oder 4 oder von mir aus auch 9 oder 15 stehen ist ziemlich egal.
Das kann man übrigens auch extrem leicht selbst nachvollziehen. Man nehme zum Beispiel den Cinebench und gebe bei nem Hexacore nur 3 oder 5 Cores für die Berechnung frei. Die Leistung skalliert idR gut mit der Coreanzahl.

Andererseits gibts dynamischen Inhalt beim Berechnen, also wärend der Berechnung ändert sich dessen Inhalt. Hier ist das Aufteilen schwer, teils gar unmöglich. Aber auch hier gibt es grundsätzlich keine Grenze zwischen geraden Corezahlen und ungeraden Corezahlen.
Als Beispiel, du hast ein Spiel, es gibt für jeden NPC eine aufwendige KI Berechnung jeweils in einem Thread. Laufen 4 NPCs durch Bild, brauchst du vier Threads. Sinds sieben brauchst du sieben Threads usw.
Es entscheidet klar die Menge der Berechnungen (scheint im Moment stark zu steigen, gerade bei Games) oder eben die Optimierung der gleichzeitigen Berechnung auf mehr als einen Thread.

2 Module mit 294mm² Fläche (teil deaktivierter Orochi DIE) macht sowieso keinen sinn, AMD muss Geld verdienen und nicht wie aktuell CPUs zu billig Preisen anbieten
2 native Module kosten nur das halbe ca. 150mm² & verbrauchen weniger Strom, wenn die Leistung gut ausfällt, dann sind die Kosten für Masken nicht so wichtig.

Sowohl AMD als auch Intel haben ja schon gezeigt, das man auch für ein und das selbe CPU Modell teils unterschiedliche DIEs ranziehen kann. Zum Beispiel der damalige X2 3800+ S939. Den gabs mit Toledo Core und halb deaktiviertem Cache oder als nativen Core mit kleinem Cache. Nur anhand des Steppings zu unterscheiden.
Bei Intel fällt mir da der E6400 Core2Duo ein. Den gibts mit Allendale Core und nativem Cache und als Conroe Core mit teildeaktivertem Cache.

Ich sehe also kein Problem darin, hier vllt für den Anfang erstmal teildeaktivierte DIEs zu nutzen. Und dann eventuell später mal umzuswitche, sofern die CPUs sich gut verkaufen lassen... (und man Gewinne optimieren kann)
Andererseits könnte man von anfangs schlechteren Yield Raten ausgehen. Mit teildeaktivierten DIEs muss man nicht alles in den Müll schmeißen, was mit Fehlern aus der Produktion kommt...

 

[y33H@]

@ Duplex

Oh - sorry.

 

[Duplex]

Ich sehe also kein Problem darin, hier vllt für den Anfang erstmal teildeaktivierte DIEs zu nutzen. Und dann eventuell später mal umzuswitche, sofern die CPUs sich gut verkaufen lassen... (und man Gewinne optimieren kann)
Andererseits könnte man von anfangs schlechteren Yield Raten ausgehen. Mit teildeaktivierten DIEs muss man nicht alles in den Müll schmeißen, was mit Fehlern aus der Produktion kommt...

das weis ich selber z.b. Phenom II X2 ist seit launch ein teil deaktivierter Deneb Quad Core (einige schaffen es sogar die restlichen Cores freizuschalten & das ohne Fehler ).
mir ging es darum das ein 2 Modul BD mit halbierter Orochi Chipfläche weniger kostet, es passen doppelt soviele DIEs auf einem Wafer, vorrausgesetzt der Chip ist halb so groß wie Orochi, dann kann man in einem Jahr auch viel mehr Gewinn erziehlen als mit einem 294mm² Orochi.

 

[Tigerfox]

Es gibt quasi nur zwei Arten von Software, entweder man programmiert in einem einzigen Thread. Alles wird sozusagen quasi sequenziel hintereinander abgearbeitet. Oder man programmiert Multithreaded.
Es gibt also mehrere teils hundete Threads, die verschiedenen Aufgaben übernehmen.
Bei letzterem kommt es massiv auf die Berechnung an. Statischer Inhalt wie bei Video/Bildbearbeitung lässt sich quasi ins unendliche Aufsplitten. Unabhängig von der Anzahl der Recheneinheiten. Ob da nun 2 oder 4 oder von mir aus auch 9 oder 15 stehen ist ziemlich egal.
Das kann man übrigens auch extrem leicht selbst nachvollziehen. Man nehme zum Beispiel den Cinebench und gebe bei nem Hexacore nur 3 oder 5 Cores für die Berechnung frei. Die Leistung skalliert idR gut mit der Coreanzahl.

Andererseits gibts dynamischen Inhalt beim Berechnen, also wärend der Berechnung ändert sich dessen Inhalt. Hier ist das Aufteilen schwer, teils gar unmöglich. Aber auch hier gibt es grundsätzlich keine Grenze zwischen geraden Corezahlen und ungeraden Corezahlen.
Als Beispiel, du hast ein Spiel, es gibt für jeden NPC eine aufwendige KI Berechnung jeweils in einem Thread. Laufen 4 NPCs durch Bild, brauchst du vier Threads. Sinds sieben brauchst du sieben Threads usw.
Es entscheidet klar die Menge der Berechnungen (scheint im Moment stark zu steigen, gerade bei Games) oder eben die Optimierung der gleichzeitigen Berechnung auf mehr als einen Thread.

Ja, so hab ich das bisher auch immer gehört. Ich dachte es geht nur multithreaded oder nicht bzw. nur dualthreaded. Aber es scheint ja doch so zu sein, dass zumindest im Bereich der PC-Spiele sixcores erst wieder auf neueren Spielen ihre Vorteile ausspielen können, so wie quadcores gegenüber dualcores das erst später konnten.

Sowohl AMD als auch Intel haben ja schon gezeigt, das man auch für ein und das selbe CPU Modell teils unterschiedliche DIEs ranziehen kann. Zum Beispiel der damalige X2 3800+ S939. Den gabs mit Toledo Core und halb deaktiviertem Cache oder als nativen Core mit kleinem Cache. Nur anhand des Steppings zu unterscheiden.
Bei Intel fällt mir da der E6400 Core2Duo ein. Den gibts mit Allendale Core und nativem Cache und als Conroe Core mit teildeaktivertem Cache.

Ich sehe also kein Problem darin, hier vllt für den Anfang erstmal teildeaktivierte DIEs zu nutzen. Und dann eventuell später mal umzuswitche, sofern die CPUs sich gut verkaufen lassen... (und man Gewinne optimieren kann)
Andererseits könnte man von anfangs schlechteren Yield Raten ausgehen. Mit teildeaktivierten DIEs muss man nicht alles in den Müll schmeißen, was mit Fehlern aus der Produktion kommt...

Die sixcore-Bulldozer verwerten den Ausschuss ja schon, bei den quadcores müssten dann schon vier Kerne defekt sein, zwei komplette Module, was bestimmt nicht so oft vorkommt. Da lohnt sich eine eigene Maske, ähnlich wie bei Regor vs. Propus.
Ich frage mich auch, ob man teildefekte Module verwerten kann, um dann aus einem Die mit zwei teildefekten Modulen einen sixcore zu machen, oder ob das mit der FPU nicht geht.

@Duplex:
Ein Bulldozer mit zwei Modulen kann ja nicht nur halbsogroß sein wie einer mit vier Modulen, da die Northbridge und vor allem der L3-Cache auch sehr viel Fläche einnehmen, vor allem wenn der unabhängig von der Modulzahl gleichgroß bleibt.

 

[Opteron]

Masken sind aber teuer.

Hmm .. vielleicht zahlt das jetzt ja GF, und die schlagens auf den DIE/Wafer Preis drauf ? Wäre dann nicht mehr AMDs Problem.

Und gleich 3 Masken zu Beginn einer neuen Fertigung ist dann doch etwas viel.

Wenn dann eher 4, da gabs doch mal ne Aussage von nem AMD Typen, dass es 2 Llano DIEs geben sollte.