[Sammelthread] AMD Bulldozer "Zambezi" 32nm "New CPU Architecture" Sockel AM3+ [Part 3]

Die labern sich mit Sachen zu, bis der eine dem anderen alles glaubt und im dennoch widerspricht.
Traurig, das man immer wieder solche "Zitierer" in ihrer Übereifrigkeit und besserwisserischen Schreibweise ertragen muss. :fresse:
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Klar. Was ich meinte ist, dass es ne Zeit dauert, bis sich neue Compiler verbreiten und überhaupt benützt werden. Bei nem Mini-"Witz" Freizeitprogramm könnte man vielleicht doch gemacht haben, aber da spricht nichts dafür.
Wie gesagt, solange wir Compiler und Flags nicht kennen, bringt uns das kein bisschen weiter.

Weil es - im Gegensatz zur Pentium Optimierung bei 9.5 - nicht in der Featureliste erwähnt wird
Schön, ist nur ziemlich nutzlos. Oder glaubst du, dass da alle Änderungen drinstehen? Schau mal hier. Das Dokument ist von 1997. Damals gab es also schon Pentium Pro Optimierungen. Allerdings war damals erst Watcom 11.0 aktuell. In deiner tollen History steht bis Version 11.0 aber nichts von Pentium Pro drin. Ergo, nicht explizit erwähnte Optimierungen bedeutet nicht, dass es solche nicht gab. Wenn ich Version 10.5 hier hätte, könnte ich ja mal nachschauen. Ist nur leider nicht kostenlos. Google spuckt auch nichts vernünftiges zu älteren Versionen aus.

Echt, wo ? Kann mich noch daran erinnern, das D.Kanter auch gemeint hat, dass Intel das erst seit den P-Ms hat.
Intel Pentium M, Folie 24, P6 Front-end: Instruction Fetching.
 
Sachmal seid ihr alle Informatik Studenten oder warum habt ihr soviel Ahnung von der Materie ?
Ich glaube nicht dass die jemals studiert haben. Man mag aber schon glauben, dass etwas Ahnung dahinter steckt. Nach 2 Wochen lesen hat man aber die Schnauze voll. Wie HardlineAMD schon schrieb...
Die labern sich mit Sachen zu, bis der eine dem anderen alles glaubt und im dennoch widerspricht.
Traurig, das man immer wieder solche "Zitierer" in ihrer Übereifrigkeit und besserwisserischen Schreibweise ertragen muss. :fresse:
Wer nicht genug von diesem, ich weiß es besser als du Gelaber hat, kann sich dieses penetrante Gelaber auch noch auf Plant 3D weiter reinziehen.
Dort nennt sich dann der ich weiß es einfach noch besser als alle anderen Dude gruffi.
Bulldozer rollt an.... - Seite 118 - Planet 3DNow! Forum
 
Wie gesagt, solange wir Compiler und Flags nicht kennen, bringt uns das kein bisschen weiter.
Klar, wenn Du mir nicht glaubst, wozu ich dich nicht zwingen kann, bringts uns nicht weiter ^^
Aber Du kannst mal bei Xtremesystems fragen, die sind da ja Maintainer und haben den Code. Dort hatte ich das vor Jahr und Tag auch mal gelesen, aber jetzt finde ich es nicht mehr.
Schön, ist nur ziemlich nutzlos. Oder glaubst du, dass da alle Änderungen drinstehen? Schau mal hier. Das Dokument ist von 1997. Damals gab es also schon Pentium Pro Optimierungen. Allerdings war damals erst Watcom 11.0 aktuell. In deiner tollen History steht bis Version 11.0 aber nichts von Pentium Pro drin. Ergo, nicht explizit erwähnte Optimierungen bedeutet nicht, dass es solche nicht gab. Wenn ich Version 10.5 hier hätte, könnte ich ja mal nachschauen. Ist nur leider nicht kostenlos. Google spuckt auch nichts vernünftiges zu älteren Versionen aus.
Hier ist ne längere Liste:
5.6 Major Differences from Version 9.0
The following lists some of the new features/differences between version 9.5 and 9.0.
1. The "/resource" option has been added and allows run-time messages to be placed in the
executable file as resource information instead of being linked with the application. The
resource file containing these messages is called "wf77.res" and is locating in the root of the
directory in which you installed the software. The strip utility (WSTRIP) can be used to place
the resource information in the executable file. Special libraries for processing resource
information will be required when you link your application. These libraries are called
"wresf.lib" (for 32-bit register calling convention), "wresfs.lib" (for 32-bit stack calling
convention), "wresm.lib" (for 16-bit medium memory model), and "wresl.lib" (for 16-bit large
and huge memory models) and are located in the "lib386" and "lib286" directories of the
directory in which you installed the software.
2. The "/5" option has been added and causes the compiler to generate code that is optimized for
the Pentium. This is the default. The "/fp5" option has been added and causes the compiler to
generate floating-point code that is optimized for the Pentium. This is not the default. The
default floating-point option is "/fp3".
3. The "/3" option has been added and causes the compiler to generate code optimized for a 80386
processor. The "/4" option has been added and causes the compiler to generate code optimized
for a 80486 processor. The "/5" option has been added and causes the compiler to generate code
that is optimized for the Pentium. In addition, the "/fp5" option has been added and causes the
compiler to generate floating-point code that is optimized for the Pentium.

http://www.openwatcom.org/ftp/manuals/current/f_readme.pdf

Kein Wort zu nem /6er Switch, der wurde damit mit 99%iger Wahrscheinlichkeit nicht mit 9.5 eingeführt, denn dann sollte das dort erwähnt werden, wenn schon /5 /4 und /3 erklärt werden.
Intel Pentium M, Folie 24, P6 Front-end: Instruction Fetching.
Ach das, na das war auf Seite 24 eher ein copy/paste error, später steht ja bei den PM Improvments over P6 explizit, dass der loop det. hinzugefügt wurde (s.39), das wiederspräche also Seite 24, und wenn man das PDF liest, das ich auch verlinkt hatte und direkt von Intel kommt, steht da ebenfalls, dass das Teil neu im PM war. Also da würde ich jetzt nicht allzuviel auf Seite 24 geben.

@classic437:
Spass an der Freude ;-)

@HardlineAMD:
Im Moment finde ich es eigentlich ganz konstruktiv. Ich finde nen Link, dude erklärt was, ist doch i.O.
Ansonsten ist keiner gezwungen hier zu lesen, und im Notfall gibts auch ne Ignor Liste.


ciao

Alex
 
Zuletzt bearbeitet:
@Opteron
Ist ja auch ganz ok, wenn man vernünftig diskutiert, aber eure und die Meinungsverschiedenheiten der anderen Penner hier (ich nehme euch da aus), müllen den Thread zu und sind alles andere als hilfreich.
Infos sind ok, aber bitte hört auf, euren kleinen Privatkrieg (was eigentlich keiner ist) in den Threads abzuliefern. :bigok:
Und wer auf meiner Ignore-List steht oder kommt, das ist mit Sicherheit nachvollziehbar.
 
leute das ist echt anstengend...zwischen euren hochtechnischen diskussionen neue infos zum produkt aus dem thread zu filtern. macht doch einen "AMD vs. INTEL Technik im Detail und Historie" Thread auf ; )
 
Zuletzt bearbeitet:
Aber Du kannst mal bei Xtremesystems fragen, die sind da ja Maintainer und haben den Code.
Nee, da musst du dich täuschen. Der Code ist weiterhin Eigentum von Yasumasa Kanada. Und der hat den Quellcode für den Windows Port meines Wissens nie rausgerückt. Was du meinst sind vermutlich die Spuer Pi Mods. Die haben aber nicht den Quellcode, sondern lediglich die Executable modifiziert.

Schön, hättest du dir aber sparen können. Es ging um Version 10.5, nicht 9.5.

Ach das, na das war auf Seite 24 eher ein copy/paste error
Von wo denn? Sieht mir nicht unbedingt nach einem C&P Fehler aus.

später steht ja bei den PM Improvments over P6 explizit, dass der loop det. hinzugefügt wurde (s.39)
Nicht wirklich. Es steht nur was davon dort, dass zwei Branch Predictors hinzugefügt wurden, die gemeinsam mit dem verbesserten P4 Branch Predictor arbeiten. Ein Loop Detector wird ja sicherlich nicht nur aus einem Branch Predictor bestehen.
 
Lieber eine hochtechnisierte Diskussion zu internen Abläufen der neuen Generation als das tausendste Fakebild und anschließende 10seitige Diskussion darüber, dass das doch garnicht sein kann usw. usw. was am Ende um ein vielfacher sinnfreier ist.
Wenn es wirklich neue Infos gibt, dann werden die auch sicher besprochen werden. Solang nix neues los ist, können die doch diskutieren!?
 
Die diskussion hat sich in die technischer ecke verlagert?
Dann kann ich ja mal fragen:

Wieviel mehr Integerleistung ist bei einem 4 Modul BD gegenüber einem 6er Thuban zu bei gleichem Takt zu erwarten?
-> Applikation: gut Parallelisierbar, Integer only
 
Nein, im normalen Info Studium wird man sowas im Detail nicht behandeln.

Zur aktuellen Diskusion:

Ich denke, dass die beiden auf sachlicher Ebene diskutieren, nicht persönlich werden und schon interessante Infos posten. Von daher finde ich es ok, wenns nicht all zu offtopic wird. Ist ja nicht so, dass das nen Fanboy rumgeflame ist, was man hier auch öfters ertragen muss.
Auch wenns nur um Superpi geht, sie versuchen die Ergebnisse auf die unterschiedlichen architektur Designs zu übertragen und darum gehts hier ja schon.
 
Was hat P6 von 1995 hier zu suchen? Das ist eine Intel CPU Architektur die später mit P3 zu Core2 modifiziert wurde!
Für SuperPi & P6 Architektur am besten einen seperaten Thread eröffnen, es hat hier wirklich nichts verloren, ich warne euch!
 
mr.dude : Lustig ist, Intel schreibt, dass es den Loop Detector seit dem P6 gibt. Fragt sich nur, was später verbessert wurde. Von Pentium-M zu Core (Yonah) gab es scheinbar einen ordentlichen Sprung in Super Pi.Wie wärs mit der erklärung?Core 2 Duo soll Parallelisierungs-Patent verletzen
Yonah war Core, nicht Core 2. Von Core zu Core 2 war der Sprung in Super Pi vergleichsweise gering. Um nicht zu sagen, kaum vorhanden.

Aber genug Super Pi off-topic.
 
Das erklärt die Performance aber nicht. Auch wenn's die Konkurrenz ist: Intels ES laufen schon Monate vorher mit gleicher Leistung wie die Retails, nur der Takt ist geringer. Und auch früher gab's von AMD keine "verkrüppelten" ES. Viel wahrscheinlicher ist leider, dass B0/B1 verbuggt sind, daher die Verschiebung und B2-Stepping.
 
y33H@ schrieb:
Viel wahrscheinlicher ist leider, dass B0/B1 verbuggt sind, daher die Verschiebung und B2-Stepping.

Halte ich auch für am Wahrscheinlichsten.
Dass nur der halbe Takt ausgegeben wird, ist auch aufgrund der Hyper Transport Specs sehr unwahrscheinlich.
Mal sehen was AMD noch reißen kann. Langsam aber sicher befürchte ich, dass sie sich durch viele Integer- Cores und Takt retten wollen.
 
Ich könnte mir auch vorstellen, dass irgendwann eine Meldung kommt, dass der Fokus auf Trinity gelegt wird und aus Bulldozer der neue Phenom wird und aus Trinity dann Phenom 2. Ich hoffe es allerdings nicht. ;)
 
Da ich eigentlich die Sandys weniger verfolgt habe und auch davor die iX Reihe ausgelassen hab, sollten doch die Werte, "falls" sie stimmen, gut sein. Oder?

Der Cinebench Screen schaut doch gut aus. Und SuperPi ist auch deutlich niedriger. Jemand mit Ahnung kann dazu noch was sagen?
Vorrausetzung ist natürlich nach wie vor: Es sind "reale" 8C AMD Prozessor Benches ;)
 
Zuletzt bearbeitet:
Ich frag mich warum er den Reiter der CPU bei CPU-Z nicht zeigt. Hätte da ja auch weiße Balken verteilen können...
 
Das erklärt die Performance aber nicht. Auch wenn's die Konkurrenz ist: Intels ES laufen schon Monate vorher mit gleicher Leistung wie die Retails, nur der Takt ist geringer. Und auch früher gab's von AMD keine "verkrüppelten" ES. Viel wahrscheinlicher ist leider, dass B0/B1 verbuggt sind, daher die Verschiebung und B2-Stepping.
Natürlich erklärt das die Performance.

Was ist denn an folgender Aussage so schwer zu verstehen?
Engineering samples are designed to validate the design and for partners to validate their systems. They are not meant for benchmarking.

Die Testsamples müssen also weder den angepeilten Takt, noch die finale Performance erreichen. Das macht die Diskussion über die Performance-Leaks relativ sinnfrei, auch wenn das schwer zu akzeptieren ist.
 
Da ich eigentlich die Sandys weniger verfolgt habe und auch davor die iX Reihe ausgelassen hab, sollten doch die Werte, "falls" sie stimmen, gut sein. Oder?
Wenn die Werte mit einem ~3 GHz Sample erzielt wurden und finale Modelle mit 3,5 GHz (Turbo 4+ GHz) takten, dann wären die Werte extrem gut. Aber naja, OBR. Den sollte man nicht zu ernst nehmen.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh