Ein 512-bit SI wäre m.M.n. auch eine große Überraschung. Rechne auch mit maximal 384-bit. Wenn nVidia eben jene 384-bit für absolutes High-End ausreicht, warum nicht auch AMD? Es wäre auch ein Fingerzeig auf die überarbeitete Architektur, die dann auch effizient mit der Bandbreite umgehen könnte. In der Vergangenheit musste AMD schließlich immer die Defizite bei der Architektur durch rohe Power kompensieren. Wieder ein 512-bit SI, welches nur knapp an nVidias 384-bit Top-Dog herankommt würde AMDs Architektur nicht wirklich effizient aussehen lassen. Wenn 512-bit SI, dann muss man auch liefern und die Leistungskrone holen.
Ich meine dass die Spekulationen zum 512Bit SI eigentlich deswegen kamen, weil da irgendwo mal was von 16GB gesagt wurde... Aber irgendwann kam dann eben auch HBM ins Spiel.
Es ist ja nichtmal ganz klar ob das überhaupt der selbe Chip ist. Könnte genau so sein, die bauen zwei Chips - oder die HBM Spekulation ist auf den Profi-CDNA Ableger bezogen oder sonstwas.
Leider lässt sich das aktuell noch nicht 100% vorhersagen, weil die Gerüchte schon eine ganze Weile alt sind und dadurch verschiedene Produktreihen sich in Teilen gegenseitig verwässern.
Was das Kombi Interface angeht,
wenn ich das jetzt nicht durcheinander schmeiße, hat doch der Chip auf der 5600er Navi ein Kombo Interface? Navi12?
Auf den dGPUs ist das Ding bis dato aber über GDDR6 rausgeführt.
OK, Navi12 hat scheinbar kein Kombo Interface... Aber es ist effektiv wie Navi10 ein 40CU Chip mit HBM anstatt GDDR -> wäre damit nicht undenkbar, dass es nochmal so läuft?
Das HBM SI da dran zu packen und nicht zu benutzen, tut der Chipfläche ja jetzt nicht soooo wirklich einen Abbruch. Man braucht auch den ganzen teuren Kram nicht. Also den Interposer, die HBM Stacks usw. -> das lässt man komplett weg. Was über bleibt ist eigentlich rein des SI, was an irgend einem Interconnect intern gekoppelt mit dem Chip spricht.
Und das ist nicht wirklich groß. Andersrum wäre es schon eher unsinniger. Aber in Kombination, dass man dann halt nur eine Fertigung braucht um zwei Märkte zu bedienen, kann das wieder komplett Sinn ergeben 🤷♂️
MMn aktuell die plausibelste Erklärung, warum da 16GB und 12GB gehandelt werden. 12GB für das 384Bit SI über GDDR6(ggf. mit X) und 16GB über HBM gespeist vom gleichen Chip.
Andererseits, es wird über 64 ROPs spekuliert -> bei den Karten mit GDDR irgendwas Speicher waren die ROPs bis dato wenn ich das richtig sehe, in der Anzahl in Abhängigkeit mit der SI Breite. Bei den HBM Karten nicht unbedingt. 64 ROPs würde eher für 256Bit oder 512Bit klingen. Oder sie lösen, HBM like eben dieses Konstrukt voneinander und haben die ROPs irgendwo hinten am Chip dran und das SI irgendwo anders angebunden. Ob das mit Cache Zugriffen aber funktioniert, kein Plan... Das GDDR irgendwas SI mit 384 Bit hätte ja dann 12x32Bit Controller. Oder 6x64Bit. Man würde damit also sechs Blöcke an Cache verbauen. 64/6 geht nicht auf...
Auch das eine 5700 XT 350% schneller sein muss um 50% schneller als eine 2080 Ti zu sein kann offensichtlich nicht stimmen.
So wie ich das im 3dc gelesen habe, scheint die Quelle wohl ein Artikel dort gewesen zu sein, der missinterpretiert wurde für die 350%?
Schau mal hier das ist das was mich sehr reizt !
Ist halt ein Spiel... Mich bspw. reizt das Settings aktuell so überhaupt nicht. Ich werde es bestimmt mal antesten, aber warm mit dem Setting werde ich denke ich nicht... Ich hab nichtmal TW3 richtig gespielt
Und da reizt da Setting schon eher
TW3 läuft aber leider noch nicht richtig rund im Tripple Surround Setup mit 3xUHD
-> zwei 2080TIs pfeifen da aus dem letzten Löchle...
videocardz.com
