Mumpitz. Alte wissenschaftliche Regel
Das ist Mumpitz und AMDs X370, X470 und B450 widerlegen die Aussage die zu belegen du dich weigerst. Und was hat das mit der PCIe-SIG zu tun? In den Chipsätzen sind intern mehrere PCIe Lane Switch verbaut, der mit PCIe 3.0 ist direkt am Upstream und daran hängt neben den SATA und USB Host Controllern noch ein zweiter PCIe Lane Switch der eben nur PCIe 2.0 unterstützt. Wo ist das das Problem, außer dass du dessen Aufbau gar nicht kennst?
Wann und ob überhaupt es jemals M.2 NVMe SSDs mit PCIe 5.0 kommen, wird man sehen müssen, die dürften dann nämlich so langsam an das Limit der Leistungsaufnahme des Slots kommen, der erlaubt dauerhaft nur etwas über 8W und die zu Kühlen ist ja schon nicht ohne. Schnellere Schnittstellen erzeugen auch mehr Leistungsaufnahme der man allenfalls nur effizientere Fertigungsverfahren (der Controller der Samsung 980 Pro wird in 8nm gefertigt) begegnen kann. Dann braucht man mehr Rechenleistung um die höhere interne Bandbreite zu erreichen, denn der Durchsatz muss ja nicht nur an den PCIe Lanes höher sein, sondern auch beim NAND und interne Funktionen wie der Brechnung (beim Schreiben) / Prüfung (beim Lesen) der ECC Daten die für gewöhnlich hinter jeder NAND Page stehen, dafür haben die NAND extra zusätzliche Bits die bei der Angabe der Kapazität nicht mitgezählt werden. Der Controller wird also deutlich mehr Leistungsaufnahme haben und dann muss man auch noch mehr NAND Dies parallel ansteuern um überhaupt mehr Bandbreite zu bekommen, denn ein einzelnes Die ist ja recht lahm, was auch wieder zu mehr Leistungsaufnahme der SSD führt.
Wenn nicht bei PCIe 5.0, dann vielleicht bei PCIe 6.0, was ja mit Pulsamplitudenmodulation (PAM-4) einen deutlichen Zusatzaufwand bei der Signalverarbeitung bekommen wird, aber irgendwann wird M.2 als Formfaktor für schnelle SSDs im Heimanwenderbereich an seine Grenzen stoßen und die Hersteller werden einen Wechsel vornhemen müssen. Einfach mehr Spannung wie bei M.3 aka NF1 ist wegen der Kühlung wohl nicht die Lösung. 2.5" wie bei U.2, womit man die Laufwerke dann direkt von Metzteil mit Spannung versorgen lässt und sie im Laufwerkskäfig im Luftstrom des Frontlüfters, oder wenigstens weit weg von warmen Komponenten wie CPU und Graka sitzen, wäre gut, dazu bräuchte man aber einen praktikabeleren Stecker als SFF-8639. Nur sind lange und billige Kabel wie sie dann anzustreben wären und hohe Bandbreiten der Schnittstelle leider Gegensätze.
Bin mal gespannt wie es bei den M.2 NVMe SSDs weitergeht wenn die PCIe Lanes immer schneller werden und ich fände es interessant wenn Intel bei Alder Lake auch die PCIe Lanes für die CPU auf PCIe 5.0 bringen würde. Gut finde ich aber, dass Intel offenbar nach nur einer Generation PCIe 4.0 von der CPU auch DMI (also die PCIe Lanes zur Anbindung der Chipsätze) und auch PCIe Downlinks bringt. Dies hat bei PCIe 3.0 noch viel länger gedauert (von Ivy Bridge bis Skylake), aber andererseits hätte man sonst auch gleich zwei Generationen zwischen den Lanes der CPU und denen der Chipsätze und DMI. Dass dort "PCI Express 4.0" und "PCI Express 3.0" steht, dürfte wie auf der rechten Seite bei USB zu interpretieren sein, da sind ja auch nicht alle Port die schnellsten USB 3.2 Gen2x2, sondern es gibt sogar nich USB2 Ports. Einfach weil man für viele Anwendungen gar nicht die hohe Bandbreite braucht und dann, weil eben schnellere Schnittstellen auch mehr Leistungsaufnahme bedeuten und dann kommt man schnell zu einer hohen TDP, weil es ja passieren könnte das alle Ports und PCIe Lanes mit maximalen Geschwindigkeit genutzt werden und selbst dann darf der Chip ja nicht überhitzen, die Kühlung muss also so ausgelegt werden, dass dies selbst in diesem unwahrscheinlichen Fall nicht passiert. Damit sind wir dann beim Problem der Kühlung des X570, bei dem Boardhersteller eben in aller Regel Lüfter auf dessen Kühlkörper verbauen um selbst diesen seltenen Fall gerüstet zu sein, selbst wenn sie bei den meisten Boards/Anwendern kaum mal laufen, war der Shitstorm trotzdem groß. Auch weil die meisten kleine Lüfter automatisch mit großem Lärm gleichsetzen.
Also macht es durchaus Sinn z.B. PCIe Lanes zwangsweise auf 3.0 Geschwindigkeit zu drosseln, selbst wenn sie 4.0 könnten, da man dann bei der Berechnung der TDP weniger Leistungsaufnahme ansetzen muss und was außer SSDs und Grakas und Enterprise NICs die sowieso nicht auf den Boards verbaut werden, unterstützt denn überhaupt PCIe 4.0? Außerdem wird man die Chipsätze natürlich auch unterscheiden wollen, die besseren bekommen mehr und mehr schnelle PCIe Lanes und USB Ports, die Einsteigerchipsätze hatte ja vom H110 bis
H310 nur PCIe 2.0 Lanes, erst mit dem
H410 bekamm auch der kleinste erstmal (6) PCIe 3.0 Lanes. Es wäre ungewöhnlich wenn der H610 auch sofort PCIe 4.0 Lanes bieten würde.
Nenn mir ein Beispiel-Board, wo ich in den Specs oder der Anleitung klar erkennen kann, dass das, was Du da oben schreibst, zutrifft, dass also ein M.2 mit PCIe3.0x2 betrieben wird. Hab jetzt keine Lust, um die Uhrzeit noch alle AM4-Boards durchzugehen.
Und wieso sollte ich dazu Lust haben? Aber es geht ja schnell, zuerst
filtert man z.B. B450 Boards mit M.2 Slot mit PCIe 3.0x2 Anbindung, dann nimmt man einfach
das erste in der Liste, sieht das es laut GH "1x M.2/M-Key (PCIe 3.0 x4, 2280/2260/2242), 1x M.2/M-Key (PCIe 3.0 x2/SATA, 22110/2280/2260/2242/2230)" hat und geht zur Produktseite beim Hersteller und dort auf die Spezifikationen:
Slots:
... - 4 x PCI Express 2.0 x1 Slots
...
Storage:
- 4 x SATA3 6.0 Gb/s Connectors, support RAID (RAID 0, RAID 1 and RAID 10), NCQ, AHCI and Hot Plug*
- 2 x SATA3 6.0 Gb/s Connectors by ASMedia ASM1061, support NCQ, AHCI and Hot Plug
- 1 x Ultra M.2 Socket (M2_1), supports M Key type 2242/2260/2280 M.2 PCI Express module up to Gen3 x4 (32 Gb/s) (with Matisse, Picasso, Summit Ridge, Raven Ridge and Pinnacle Ridge) or Gen3 x2 (16 Gb/s) (with Athlon series APU)**
- 1 x M.2 Socket (M2_2), supports M Key type 2230/2242/2260/2280/22110 M.2 SATA3 6.0 Gb/s module and M.2 PCI Express module up to Gen3 x2 (16 Gb/s)**
*M2_2, SATA3_3 and SATA3_4 share lanes. If either one of them is in use, the others will be disabled.
Der M2_1 ist der mit den Lanes direkt von der CPU, daher hängt die Anzahl der Lanes bei dem auch vom Typ der CPU ab, die Athlon haben da ja keine 4 sondern nur 2 Lanes. M2_2 ist der um den es geht, der kann maximal PCIe 3.0 x2 und wenn er benutzt wird, dann fallen 2 SATA Ports weg, er hängt also klar an PCIe Lanes vom Chipsatz, während man ganz oben bei den Slots sieht, dass die PCIe x1 Slots, also die mit den anderen PCIe Lanes vom B500, eben nur PCIe 2.0 Lanes sind.
Mit Gott und Glauben hat das alles hier nichts zu tun!
PS: Alternativ kann man auch diese ASUS B450 Board nehmen, da steht es direkt drin wer welche Anschlüsse und Slots bereitstellt:
3rd/2nd/1st Gen AMD Ryzen™/ 2nd and 1st Gen AMD Ryzen™ with Radeon™ Vega Graphics :
1 x M.2 Socket 3, with M key, type 2242/2260/2280 storage devices support (SATA & PCIE 3.0 x 4 mode)*1
AMD Athlon™ with Radeon™ Vega Graphics Processors :
1 x M.2 Socket 3, with M key, type 2242/2260/2280 storage devices support (SATA mode)*1
3rd/2nd/1st Gen AMD Ryzen™/ 2nd and 1st Gen AMD Ryzen™ with Radeon™ Vega Graphics/ Athlon™ with Radeon™ Vega Graphics Processors :
2 x SATA 6Gb/s port(s)
Support Raid 0, 1, 10
AMD B450 chipset :
1 x M.2 Socket 3, with M Key, type 2242/2260/2280 storage devices support (SATA & PCIE 3.0 x 2 mode)*2
4 x SATA 6Gb/s port(s)
Support Raid 0, 1, 10
...
*2 The M.2_2 Socket shares bandwidth with the SATA_3/4 ports, and therefore the SATA_3/4 ports cannot be used when an M.2 device is installed.
Wobei man bei ASUS aufpassen muss, dies geht gerne mal durcheinandern, da steht dann ganz oben irgendwas wie z.B. "4 x SATA 6Gb/s port(s)" ohne die Zweile darüber woher die kommen, dann kann die ganze Zuordnung dort vergessen, da dann wirklich alles durcheinander sein kann.
