Intel 'Kaby Lake': Die siebte Core-Generation im Detail vorgestellt

[Sir Diablo]

Für Sn42Bi58 braucht man 138°C, da wird nix kaputtgehen beim löten....

 

[angelsdecay]

Du weißt das Lot und Silizium nicht haften
dazwischen sind seltene erden und eine Goldbeschichtung
Metallurgie kennste oder
unterschiedliche Ausdehnungen bei metallen bei Erwärmung
Und es ist Fakt das Lot weicher ist als silizium und Kupfer dadurch entstehen Spannungen bei temp Wechsel das kann dazu führen das irgendwann der heatspreader abfällt (was nicht so tragisch wäre) oder auch bei verbindungen mit unterschiedlichen metallen üblich der Bruch unkontrolliert passiert und die CPU zerstört.

 

[Koopa]

Verlötete Heatspreader gibt's beim Kaby auch nicht oder?

Der Kaby Lake X für Sockel 2066 wird vermutlich verlötet sein, da TDP in Höhe von 112W. Der für Sockel 1151 mit 95W eher nicht. Wenn der 1151er schon 4.5Ghz Turbo bietet, wird der 2066er vielleicht bei 4,7Ghz liegen? Na ma abwarten.

 

[Holt]

Warum kein Löten hat gründe

Klar, weil es billiger ist und die Paste für die CPU@Stock reicht, nur für OC wäre verlötet eben besser.

Die so1151 cpu sind dermaßen klein geworden das das lot bei temperaturschwankungen Oberflächenspannnungen den chip beschädigen können weil das silizium dies nicht mehr durch die fläche verteilen kann

Also mal ehrlich, wie soll das denn passieren, wenn doch der ganze Chip gleichzeitig heiß gemacht werden muss um den HS zu verlöten? Wenn das schon bei den kleinen Dies der S.1150/1151 CPUs zu hohe Spannungen geben würde, dann müsste es die großen S.2011-3 Dies ja alle zerreißen. Das klingt mir zu unglaubwürdig und wieder genauso an den Haaren herbeigezogen bis schlicht dahinfanstatiert wie alles andere von Dir in diesem Thread.

Und intel verwendet wlp nicht wegen weil es günstiger ist sondern weil eben das verlöten sogar die Haltbarkeit der CPu verkürzt

Sicher, hohe Temperatur vermindern die Haltbarkeit, aber die Zeit spielt da auch eine Rolle und da sind die paar Sekunden beim Löten nichts gegenüber den 5 oder 10°C mehr die man dadurch über die Jahre im Betrieb haben wird.

ci7 6700k ist nur so groß wie ein kleine Fingerspitze ~100mm²

122,4mm², aber nicht einmal darüber informierst Du Dich wenigstens bevor zu was Falsches schreibst.

 

[Nightspider]

Wenn das stimmen würde, was angelsdecay hier wieder von sich gibt müssten stark übertaktete Haswell-E und Broadwell-E CPUs ja reihenweise kaputt gehen. ---> er erzählt Müll
Ich frage mich wie er auf solche Ideen kommt. Scheinbar hat er eine blühende Fantasie und wirft viel Halbwissen zusammen in einen Topf.
Wissen scheint er ja zu haben aber er erklärt sich die Welt scheinbar so wie es ihm passt.

 

[angelsdecay]

The Truth about CPU Soldering - Overclocking.Guide
lernen

 

[Nightspider]

Hast du den Artikel überhaupt selbst gelesen? Da gehts um das Löten und Extremübertakten mit LN2 und Co bei Temperaturen von -180° bis 100°C.

Wieso hat Intel dann Sandy Bridge und Vorgänger verlötet? Ganz einfach: weil diese noch heißer gewesen wären als Ivy und Co wenn sie nicht verlötet gewesen wären. Wenn da was dran wäre mit Problemen und Rissen im Lot bei normalen Temps hätten Sandy Bridge und Co schon Probleme gehabt.

Außerdem erklärt der Artikel in keinem Satz warum die Risse bei kleineren DIEs öfter auftreten sollen als bei medium size DIEs.

Mal davon abgesehen, wenn Intel etwas an niedrigen Temps liegen würde, könnten sie immer noch hochwertigeres TIM verwenden. Dann müssten wir auch nicht reihenweise die CPUs köpfen um Flüssigmetall-WLP draufzumachen.

 

[angelsdecay]

er wendet auf LN2 an um bessere Ergebnisse zu bekommen, aber im Prinzip stimmt das was ich sage
ob nun von 0 bis -50°c oder 50 bis 100°c ist völlig egal die Spannungen der Temperaturschwankungen erzeugen die Risse
ich weiß das ln2 bis zu -180°c geht
aber es geht um Prinzip der Metallurgie und den unterschiedlichen Ausdehnung von metallen bei Temperatur Schwankungen.
Metall ist nicht Holz da geht es um micrometer (Ausdehnungen) zu nanometer da liegen Welten zwischen.
Der Artikel ist sehr infomativ und klärt auf warum intel verklebt anstatt lötet bei kleineren chips
deswegen gibt es keine quads mehr auf dem Sockel 2011-3 und die, die welche sind, sind quasi Teil deaktivierte chips von nen mittlerweile 10 core chip Und oh wunder der ist größer
Folgend ist die chipfläche wo die wärme entsteht größer und kann besser ableiten. also wärmt das Metall nicht so schnell auf.

bsp
core i7 5820k die size 356mm²
cor i7 4790k DIE size 177mm²
Der so2011-3 cpu ist doppelt so groß

Wieso stehen kein angaben von skylake und broadwel-e die size drin bei techpwoerup

 

[Nightspider]

Ich warte immer noch auf eine logische Erklärung warum Spannungen bei kleinen Chips für größere Probleme sorgen sollen.

Spannungen werden gerade bei großen Längen und Flächen eher zum Problem weil dort die absolute Ausdehnung größer ist.

Die Haftung bzw. der Zusammenhalt würde die geringeren Ausdehnungen bei kleinen Flächen viel leichter kompensieren, bzw. diesen Kräften widerstehen. Ich sehe da einfach keine Logik hinter deinen Aussagen und dein Link geht mit keinem Wort darauf ein.

 

[angelsdecay]

Das kommt auf die Temperatur an
Große fläche und 100°c transportieren sich besser ab als kleine Flächen und 100°c

mathematisch sieht das so aus
A=Wurzel aus 177mm²(13,341mm) mal (silicium 2,6 mikrometer längenkoeffizienz ausdehnung mal grad differenz bsp 50) = 13,342mm dann zum quadrat Vergrößerung des materials 178,03mm²
gegen
B = wurzel 177mm²(13,341mm) mal (Kupfer 16,5mikrometer ausdehnung mal grad bsp 50) = 178,28mm²

ergebnis a - erbgebnis b = spannung
178,03 - 178,28 = 0,25mm²
je größer die fläche desto mehr spannung in dempunkt hast du recht aber
dann kommt die materialwiderstand in den Fokus
also ab wann ein material zerrfertigkleit bevor es reißt
indemfall vom lot wie viel kraft also mm² kann lot die differenz vom kupfer und silizium aushalten bevor es reißt
Ab jetzt wird es aber Komplexer das mathematisch zu erklären weil ich von krafteinwirkung auf temperatur umrechnen muss.
und ja je kleiner die fläche desto widerstandfähiger.
Weil weniger Kraft einwirkt
der unterschied macht aber ja grad, grad je mm" und ab einer bestimmten größe also beim bsp 177mm² (bsp 100°c differenz) ist je mm² 0,56°c
Und bei 354mm² aber 0,28°c je mm²
Wie viel newton das macht ist mir ein Rätsel und jetzt zu aufwendig zu suchen
Wichtig ist nur das man die temp so klein halten muss wie möglich
Die 100°c sind nur ein worst case bsp
Lot kommt ab einer bestimmten Größe mit der Spannung zwischen si und cu nicht mehr zurecht und kann dann brechen, Schlimmstenfalls mit rissen an der CPU selber die in nm gefertigt wurde wogegen die Kräfte in mikrometer wirken es geht um faktor 1000
das alleine zwischen cu und si 0,25mm² Spannung herrschen bei 50°c Differenz
dies in newton und das muss das lot aushalten können
dazu muss man noch die Wärmeleitfähigkeit beachten , das schlimme ist ja die Dauer wie lange die maximale Spannung anliegt und diese kleine Fläche kühlt sich langsamer ab als die große.
also herrscht die spannung länger an. und es wird heißer je mehr Energie dazukommt.
ein Grund warum intel cpu heißer sind als die vom amd.
das hat nichts mit der stromverbrauch zu tun sondern mit °c =watt je mm²
Kürzer gesagt das abwägen ob verlöten besser ist als wlp ist eine gradwanderung zwischen temperatur = kräfte einwirkung und material widerstand.
si und cu sind von der Ausdehnung sehr unterschiedlich in mikrometer (10 hoch 6) faktor 6,4
es geht um mikrorisse darunter ist Material auf nanometer (10 hoch 9) Bereich kommt ein riss durch ist die cpu hin.
Die WLP oder Flüssigmetallpaste hat einen viel höhere widerstandfähigkeit als lot.
Leitet aber weniger wärme ab.

 

[Nightspider]

Dein Deutsch ist unter aller Sau. Satzbau, scheinst du noch nie gehabt zu haben und Formeln kannst du auch nicht sauber aufschreiben oder formulieren.
Hast du studiert? Wenn ja sollte es dir doch möglich sein wenigstens Gleichungen halbwegs sauber zu formulieren.

Ich mein, was soll der Mist?

Das kommt auf die Temperatur an
Große fläche und 100°c transportieren sich besser ab als kleine Flächen und 100°c

mathematisch sieht das so aus
A=Wurzel aus 177mm²(13,341mm) mal (silicium 2,6 mikrometer längenkoeffizienz ausdehnung mal grad differenz bsp 50) = 13,342mm dann zum quadrat Vergrößerung des materials 178,03mm² Was zur Hölle versuchst du hier auszurechnen?
gegen
B = wurzel 177mm²(13,341mm) mal (Kupfer 16,5mikrometer ausdehnung mal grad bsp 50) = 178,28mm²

ergebnis a - erbgebnis b = spannung Was für ein Schwachsinn soll das sein? Würfelst du dir die Gleichungen zusammen oder ziehst du Karten? Du kannst doch nicht zwei Flächen subtrahieren um eine Spannung ausrechnen. Vor allem nicht aus einer Fläche.
178,03 - 178,28 = 0,25mm²
je größer die fläche desto mehr spannung in dempunkt hast du recht aber
dann kommt die materialwiderstand in den Fokus
also ab wann ein material zerrfertigkleit bevor es reißt
indemfall vom lot wie viel kraft also mm² kann lot die differenz vom kupfer und silizium aushalten bevor es reißt Kraft, also mm²? WAS?????? Differenz vom Kupfer und Silizium?
Ab jetzt wird es aber Komplexer das mathematisch zu erklären weil ich von krafteinwirkung auf temperatur umrechnen muss.
und ja je kleiner die fläche desto widerstandfähiger.
Weil weniger Kraft einwirkt
der unterschied macht aber ja grad, grad je mm" und ab einer bestimmten größe also beim bsp 177mm² (bsp 100°c differenz) ist je mm² 0,56°c Was zum Teufel nochmal sollen das für Werte sein und wie kommst du darauf? °C pro mm² Was soll das darstellen? ---->***
Und bei 354mm² aber 0,28°c je mm²
Wie viel newton das macht ist mir ein Rätsel und jetzt zu aufwendig zu suchen
Wichtig ist nur das man die temp so klein halten muss wie möglich
Die 100°c sind nur ein worst case bsp
Lot kommt ab einer bestimmten Größe mit der Spannung zwischen si und cu nicht mehr zurecht und kann dann brechen, Schlimmstenfalls mit rissen an der CPU selber die in nm gefertigt wurde wogegen die Kräfte in mikrometer wirken es geht um faktor 1000
das alleine zwischen cu und si 0,25mm² Spannung herrschen bei 50°c Differenz
dies in newton und das muss das lot aushalten können
dazu muss man noch die Wärmeleitfähigkeit beachten , das schlimme ist ja die Dauer wie lange die maximale Spannung anliegt und diese kleine Fläche kühlt sich langsamer ab als die große.
also herrscht die spannung länger an. und es wird heißer je mehr Energie dazukommt.
ein Grund warum intel cpu heißer sind als die vom amd.
das hat nichts mit der stromverbrauch zu tun sondern mit °c =watt je mm²
Kürzer gesagt das abwägen ob verlöten besser ist als wlp ist eine gradwanderung zwischen temperatur = kräfte einwirkung und material widerstand. Und wo ist jetzt die Fläche in deiner tollen Gleichung?
si und cu sind von der Ausdehnung sehr unterschiedlich in mikrometer (10 hoch 6) faktor 6,4 Was heißt "in mikrometer"? Der Ausdehnungskoeffizient ist eine Konstante.
es geht um mikrorisse darunter ist Material auf nanometer (10 hoch 9) Bereich Über dem CPU Die ist noch eine konstante, dichte Schicht. Das Lot liegt nicht auf den Nanometer großen Strukturen. Spielt daher keine Rolle.
Die WLP oder Flüssigmetallpaste hat einen viel höhere widerstandfähigkeit als lot. Von was für einem Widerstand redest du jetzt schon wieder?
Leitet aber weniger wärme ab. Flüssigmetall-WLP schafft quasi genauso gute Werte wie ein verlöteter Heatspreader

***Du rechnest die Temperaturdifferenz pro Quadratmillimeter aus? Was für ein totaler Unsinn soll das sein? Die Temperatur ist im gesamten Material grob vereinfacht gesagt gleich. Das komplette CPU Die hat in der Regel um die 60-70°C bei Verwendung eines Kühlers.
Die Temperatur ist über die gesamte Die-Fläche mehr oder weniger Konstant. Es absolut und in jeder Hinsicht völlig Wurst, in unserer Dimension und auch in allen anderen, ob das nun 177mm² sind oder 354mm². Beide Dies werden im Betrieb unter Last annähernd die gleichen Temperaturen haben was zu völlig gleichen, lokalen (Atomar betrachtet) Spannungen zwischen diesen Schichten führt. Die absoluten Längenänderungen in x und y Diagonale werden sich unterscheiden aber die relative Differenz zwischen den Schichten wird absolut identisch sein. Denn die relative Längendifferenz ist nichts anderes als die Differenz der zwei Konstanten (Ausdehnungskoeffizienten) und die sind IMMER gleich.

Du vermischt hier die Wärmeleitfähigkeit mit der Temperaturänderung und zig anderen physikalischen Größen. Du hast absolut keinen Plan wie du diese Größen korrekt ins Verhältnis setzen musst und schusterst hier Formeln zusammen wie es dir passt. Mein Rat an dich: lass es bleiben!

Ja ein größerer Chip kann pro Zeit mehr Wärme abführen aber die Wärmeleitfähigkeit spielt absolut keine Rolle bei der Betrachtung der Zugfestigkeit eines Materials.
Denn die Wärmeleitfähigkeit ist, nach wie vor, eine Materialkonstante mit welcher sich der Wärmestrom pro Fläche ausrechnen lässt.
Die Temperatur hat in der gesamten Berechnung Einfluss auf eine bestimmte Größe und das ist der Ausdehnungskoeffizient eines Materials. Alle resultierenden Größen wie die enstehende Zugkraft zwischen den Schichten resultiert aus dieser Längenänderung. Da spielt die Temperatur schon gar keine Rolle mehr, diese ist schon verrechnet. Und wie ich bereits sagte entsteht die Zugspannung zwischen den Atomen der verschiedenen Schichten und müsste somit über die Fläche verteilt konstant sein. Somit spielt die Größe des CPU Dies (=Fläche) keine Rolle wie viele Mikrorisse im Lot entstehen können.

Fazit: Mikrorisse im Lot sind einzig und allein von der Temperaturänderung, dem Ausdehnungskoeffizienten des Lotes und der Zugfestigkeiten der verschiedenen Schichten abhängig.

Das CPU Die ist bestimmt härter und gibt viel später nach als das Lot. Siliziumdioxid zum Beispiel ist nichts anderes als Glas und sehr hart, besitzt also eine hohe Sprödigkeit. Da dürften keine Mikrorisse entstehen. Es würde auf einen Schlag reißen/brechen.
Lot ist hingegen ein Metall, ein duktiler Werkstoff, mit höherer elastischer Verformbarkeit. Wird die Elastizitätsgrenze (durch zu hohe Zugspannung) überschritten treten plastische (=dauerhafte) Verformungen (==Mikrorisse) auf.

Man braucht also Lot welches eine hohe Zugfestigkeit hat und nichts anders. Es würde mich wundern wenn es das nicht geben würde.

 

[ProphetHito]

die Grundsatzdiskussionen scheinen echt nötig zu sein, aber trotzdem stark OT - nur so als Hinweis.

ich erwarte ehrlich gesagt nicht, daß Intel irgendwas an der Bauweise ändern wird. Ich denke sogar, daß die nächsten i7-58xx Hexa-/Octacores eventuell auch nicht mehr verlötet sein werden....

 

[angelsdecay]

Du weißt schon das die metalle verschweißt zueinander sind
ich habe mich um 1000 verrechnet, versehentlich Zehnerpotenz verwechselt mikro sind 0,001 somit ist die Spannung noch größer
und das dir die Formel
Längenausdehnung a (seltsamer zeichen für das beschreiben) = Länge des werkstoff mal koeffizienzen in mikrometer 0,001 mal Grad c
ich habe lediglich zum quadrat gerechnet weil die CPu quadratisch ist und somit in beide Richtungen ausdehnen kann.
Und es war ein Extrembeispiel. Wo ich davon ausgehe das eines der Metalle langsamer erhitzt, natürlich könnte ich unrecht haben mit der temp Steigerung und die Metallschichten sind wärmegleich und dann würde lediglich der koeffizienz unterschied zu Spannungen führen. Beim erhitzen
Somit maximal die zeit die es braucht bis das Metall wieder an den Punkt ist wo es verlötet wurde und somit Spannung = 0 ist
Aber je höher die Temperaturunterschied desto stärker die Spannung im iridium (lot) beim erhitzen
Die Differenz ist dann vielleicht nur 2-3°c zum tim (ich bezeichnete dies bisher als silizium).

Der Artikel ist echt Lehrreich.

Und wenn wie du sagst es egal wäre wie groß die CPU ist fürs verlöten wieso macht es dann intel nicht.
Die 3 mikrometer an Gold kann es nicht sein.
Und nebenbei je kleiner eine Fläche wird bei elastischen Stoffen desto härter werden diese. Gut zu sehen bei gummi
Nimm mal nen 3mm gummie Stück und versuche den mal zu biegen. bei einer Fläche von 13mm mal 13mm

achja das erhitzen und wärme sich verteilt, der heatspreader soll ja dafür sorgen das die fläche sich vergrößert auf 1600mm²
Von 177mm²
Das im der Cpu 2mm Kupfer drin ist! Ich dachte die wären dünner die heatspreader.
Genug offtopic
Ich tippe auch das die nächste gen kaby lake-x und skylake x wlp haben werden.
Spätestens bei cannonlake auf 10nm

 

[Nightspider]

Und wenn wie du sagst es egal wäre wie groß die CPU ist fürs verlöten wieso macht es dann intel nicht.
Die 3 mikrometer an Gold kann es nicht sein.

-Weil es nicht nötig ist (aus Intels Standpunkt)
-Gewinnmaximierung

Und nebenbei je kleiner eine Fläche wird bei elastischen Stoffen desto härter werden diese. Gut zu sehen bei gummi
Nimm mal nen 3mm gummie Stück und versuche den mal zu biegen. bei einer Fläche von 13mm mal 13mm

So ein Unsinn. Seit wann ändern sich Stoffeigenschaften mit der Größe? Der Unterschied ist die Hebelkraft bei zunehmender Länge/Fläche.

achja das erhitzen und wärme sich verteilt, der heatspreader soll ja dafür sorgen das die fläche sich vergrößert auf 1600mm²

Du erzählst nichts Neues, das sagt schon der Name.

 

[awehring]

ich habe lediglich zum quadrat gerechnet weil die CPu quadratisch ist und somit in beide Richtungen ausdehnen kann.

Vollkommener Schwachsinn.

Für diesen Satz gibt jeder Physiklehrer ein "ungenügend".
Und der Mathematik/Geometrielehrer ebenfalls.

 

[Tzk]

So ein Unsinn. Seit wann ändern sich Stoffeigenschaften mit der Größe?

Hat zwar mit dem exakt diesem Fall nix zu tun, aber:
Bei Stahl nimmt die Festigkeit pro mm² ab, wenn der Durchmesser der Probe zunimmt.

Beim Rest von angelsdecay geäußerten Stuss (sorry, besser kann mans nicht sagen) bin ich allerdings sprachlos. Selten so viel Mist in einem Posting gelesen... Es fängt bei den Einheiten an und hört bei den Schlussfolgerungen auf. -> Get your Facts right!

 

[Nightspider]

Bei Stahl nimmt die Festigkeit pro mm² ab, wenn der Durchmesser der Probe zunimmt.

Die Festigkeit wird doch in N/mm² angegeben, also nimmt doch die Festigkeit mit steigendem Durchmesser immer zu.

Es ging ja um die Biegefestigkeit. Da ist es egal ob du ein langes oder kurzes Stück über die gleiche Testlänge des Werkstücks prüfst.
Nur sind zwei Schichten (Flächen) eben über die komplette Fläche hinweg miteinander verbunden und nicht an zwei Endpunkten was angelsdecay nicht zu verstehen scheint. Die Materialschwächen treten mikroskopisch im Stoff auf, da das Material (Lot) nicht aus exakt gleich angeordnet und aufgebauten Elementarzellen im Kristallgitter besteht und bei hohen Spannungen einige Schichten mit zum teils völlig verschiedenen Ausrichtungen schneller die Verbindung zur Nachbarschicht verlieren und reißen als Andere.

 

[Tzk]

Bitte nochmal lesen, die Festigkeit pro Quadratmillimeter (!) ist nicht die Gesamtfestigkeit der Probe. Und ja, die Festigkeit pro mm² nimmt bei dickeren Proben tatsächlich ab.

Glaubst du nicht? Dann schau dir mal ein Datenblatt von einem Stahl an. Z.B. 42CrMo4:
http://www.voegelinag.ch/DE/doc/Werkstoffdatenblatt_42CrMo4.pdf

 

[Jaimewolf3060]

Können wir von Festigkeit bullshit auf Platform bezogene Beiträge übergehen?

Wann ist der Release der Kabylake CPU sowie 200er Chipsätze geplant?



MfG Jaimewolf3060

 

[Holt]

Die ersten Kaby Lakes für Notebooks kommen ja schon, für den Desktop ist mit der Vorstellung auf der CES 2017 zu rechnen, also im Januar.

 

[Jaimewolf3060]

Haben die Kabylake für S1151 immer noch 16 PCIE lanes?
Sprich wenn man eine M2 SSD einsteckt nur noch 8 lanes für GPU übrig bleibt?


MfG Jaimewolf3060

 

[Holt]

Haben die Kabylake für S1151 immer noch 16 PCIE lanes?

Ja, plus 4 die als DMI3 für die Anbindung des Chipsatzes genutzt werden, denn DMI ist technisch PCIe x4.

Sprich wenn man eine M2 SSD einsteckt nur noch 8 lanes für GPU übrig bleibt?

Nein, bei den Skylake Boards werden die M.2 Slots mit den Lanes der Chipsätze versorgt, die haben ja nun seit den 100er Chipsätzen PCIe 3.0 Lanes (außerdem dem H110) und der Z170 hat sogar eine ganze Menge davon:

Wie man sieht, kann man da bis zu 3 PCIe SSDs mit je 4 PCIe 3.0 Lanes versorgen, dann hat man zwar keinen SATA Port mehr, aber die 12 Lanes rechts sind eben auch für RST Storage Devices und über die kann man ein RAID bauen. Allerdings müssen die sich dann alle den PCIe Flaschenhals teilen und es gibt bei einigen M.2 PCIe SSDs wie der RD400 auch Probleme mit dem RAID. Daher würde ich keinem raten so ein RAID zu machen, es lohnt sich auch i.d.R. nicht und wer hohe Datentransferraten über viel GB braucht, z.B. für Videoschnitt auf Rohmaterial, fährt mit zwei getrennten SSDs als Quelle und Ziel sowieso besser.

Hast etwa den schwachsinnigen Beitrag im PC Gameshardware Forum gelesen, der voller Fehler ist? Wie z.B.: "Da die Daten der M.2 SSD von der CPU beispielsweise erst über den DMI zum PCH, und dann zum PCH zur M.2 SSD übertragen werden müssen, ist dieser Weg viel länger als beispielsweise von der CPU, direkt zur M.2 SSD." Auf meinem ASRock Z97 Extreme 6 ist die 950 Pro direkt an PCIe 3.0 Lanes der CPU verbunden, die 4k Werte sind aber nicht wirklich besser als bei den Z170er Boards. Die 27,5MB/s bei 4k lesend sind dort ungewöhnlich schlecht für die SSD und die Zugriffszeiten ermittelt AS-SSD sowieso falsch, der Bug ist dem Autor bekannt und wurde nie behoben.

Außerdem bekommen andere sowieso viel bessere Werte, z.B. hier 4k Lesend 52,69MB/s und 0,019ms Zugriffszeit lesend mit ASRock Z170 DeLuxe und auf dem Z97 Extereme 6 bei thessdreview sind es52,13MB/s und 0,022ms, also sogar minimal schlechtere Werte, aber in jedem Fall bei der SSD viel bessere Werte als der Typ sie ermittelt hat. Dabei hat thessdreview sein Testsystem schon extrem auf die SSD Performance hin optimiert und z.B. die C-States deaktivert und den CPU Takt eingestellt.

"Bei Systemen wie z.B. Office Rechnern, oder Gaming Systemen lohnt es sich meist garnicht sich eine solche anzuschaffen, da man dann bei Sachen wie GPU Lanes abstriche machen muss" Die Officerechner nutzen nur selten die großen Chipsätze, aber nur der Z170, Q170, C232 und C236 erlauben es überhaupt die 16 PCIe Lanes der CPUs zu teilen, bei den billigeren B und H Chipsätzen geht das nicht und damit kann man entweder nur eine Graka oder eine SSD an den PCIe Lanes der CPU betreiben, denn die können für nur ein Gerät genutzt werden.

 

[Jaimewolf3060]

@Holt
Du hast meine Gedanke gelesen!
Ja ich habe den Schwachsinn auf PC GHW gelesen...
Deshalb musste ich nachhaken.
Also kann man sich die Kaby X sparen und normales System aufbauen mit M2 und einer top GPU.
Bis Januar kann ich warten.
Danke dir.


Gesendet von iPad mit Tapatalk

 

[Holt]

Man weiß zwar noch nicht wie Kaby Lake X und vor allem dessen Plattform nun genau aussehen werden, aber für eine Graka und eine PCIe SSDs reicht Skylake oder Kaby Lake im Sockel 1151 auf jeden Fall aus und der Z270 wird ja wohl gerüchteweise gegenüber dem Z170 noch einmal 4 weitere PCIe Lanes bekommen. Ob die alleine nun diese Optane Unterstützung sind oder da noch mehr dabei ist, wird man sehen müssen, eigentlich erwarte ich aber, dass die Optane SSDs (also die mit dem 3D XPoint) wie normale PCIe NVMe SSDs mit NAND anzusprechen und zu nutzen sein sollten und allenfalls auf passenden Plattformen noch einen verzichtbaren Zusatznutzen (vielleicht als RAM Erweiterung oder zu noch schnellerem Booten) bekommen. Andernfalls wäre das Absatzpotential für die ja auch gering.