Intel zeigt PCIe-5.0-SSD auf Alder-Lake-Plattform

[MrWahoo]

@MrWahoo : Völlig egal, ob es aktuell einen praktischen Nutzen gibt, die bloße Tatsache, dass einer von zwei theoretischen Vorteilen von PCIe5.0, einem der Werbefaktoren der Plattform, durch das Design bei fast 80% der Mainboards überhaupt nicht nutzbar ist, empfinde ich als ziemlich beschämend. Und dann macht Intel noch eine Technik-Demo dazu, was gleichbedeutend mit Werbung ist.

Widerspreche ich dir ja gar nicht.

Oder aber in anderen Worten: Alles wie immer

 

[Holt]

sind da noch lanes für die graka übrig ?

Normalerweise kann man bei den Intel Mainstream CPUs die 16 PCIe Lanes in x8/x8 oder x8/x4/x4 aufteilen und damit wären neben zweimal x4 noch 8 Lanes für die Graka übrig. Keine Ahnung ob sich da mit Alder Lake etwas geändert hat, aber wenn, dann würde da vermutlich noch x4/x4/x4/x4 dazukommen. Bei AMD AM4 gibt es nur die Aufteilung in x8/x8 oder x4/x4/x4/x4, letzteres wird aber wohl nur auf wenigen Boards wie z.B dem ASRack X470D4U unterstützt:

SLOT6: PCIe3.0 x16 (splittable in x4/4/4/4), auto-switch to x8 when SLOT4 is occupied)
SLOT4: PCIe x16 (PCIe3.0 x8)

Ob man PCIe 5.0 nun wirklich braucht, muss jeder für sich entscheiden, manche brauchen ja die längsten Benchmarkbalken um ruhig schlafen zu können. Bei M.2 sehe ich aber ein Problem bzgl. der Leistungsaufnahme, denn dauerhaft darf eine SSDs im M.2 Slot maximal etwas über 8W ziehen und eine zu kühlen die dies dann ausreizt, dürfte auch keine einfache Aufgabe sein.

 

[L0rd_Helmchen]

Wenn es die nicht gäbe, hätten wir überhaupt keine Boards mit PCIe5.0x8 oder M.2 Gen5.

Ist das so? Wird für diese Aufteilung nicht der PCIe Controller der CPU hergenommen? Die von dir genannten Boards mit M.2 5.0 Unterstützung bieten ja jeweils immer nur diesen einen M.2 Slot und entweder gar keinen zweiten normalen 5.0 Slot an, deaktivieren den zweiten 5.0 Slot bei Nutzung des M.2 komplett oder realisieren den 5.0 M.2 gar erst über eine Adapterkarte, die in den zweiten Slot gesetzt wird. Was m.E. die Vermutung nahe legt, dass momentan nur die Aufteilung in zwei Schienen möglich ist, wie es wahrscheinlich der root complex des CPU Controllers vorgibt.

 

[Tigerfox]

So tief in der Materie bin ich nicht, dass ich das mit absoluter Sicherheit sagen kann, aber meines Wissens nach ist die CPU da völlig unbeteiligt, die IC-Switches bestimmen darüber, wie die Lanes aufgeteilt werden können und ob nur 2x8 oder auch x8/x4/x4 möglich ist.

Hab aber gerade nachgesehen, nur ein einziges ROG-Board von Asus hat überhaupt 2xPCIe5.0x8-Slots und gleichzeitig einen M.2-Gen5-Slot, das Maximus Extreme. Beim Hero und Apex steht es falsch im Preisvergleich, da kann man nur mit der beigelegten Hyper M.2-Karte einen M.2-Gen5-Slot erzeugen. Und da ist es tatsächlich so, wie Du sagst: Steckt man die Adapterkarte in einen der beiden Gen5x8-Slots, wird der andere deaktiviert und nur einer der beiden M.2-Slots auf der Karte funktioniert, in einem Gen4x8-Slot (vom PCH) auf den Boards funktionieren beide M.2-Slots.
Ob es daran liegt, dass man für x8/x4/x4 spezielle IC-Switches bräuchte, die es noch nicht gibt oder die den Herstellern zu teuer sind, oder weil Intel das einfach nicht will, kann Dir nur ein Industrie-Insider 100%ig sagen.

 

[plitzkra]

Man könnte meinen Fortschritt wäre etwas schlimmes bzw. Intel hätte die Weihnachtsgeschenke aus dem Waisenhaus gestohlen ... Wie ihr euch anstellt ...