Die ganze Geschichte ist eigentlich leicht erklärt. Man muss bei Techreport usw. ein bisschen zwischen den Zeilen lesen, weil da auch viel spekuliert wird.
Fakt ist, dass AMD sagt, dass die B2 nicht ihre volle Leistungsfähigkeit auf die Stasse bringen. Zurückzuführen sei das auf einen Bug im TLB. Weiterhin sagt AMD, dass es bald ein BIOS geben wird, das den Bug z.T. durch einen Workaround beheben wird, in dem ein
Teil des TLBs deaktiviert wird, nämlich genau die spezifische Stelle, die Probleme macht. Dieses BIOS ist bisher noch nicht verfügbar! AMD gibt weiterhin an, dass der Bug schon einiges
vor den Phenom Release bekannt war und dass der Bug entgegen bisheriger Support und Marketingäußerungen seitens AMDs
nichts mit dem Prozessortakt zu tun hat. Genau diese beiden Dinge gehen aus dem Techreport Artikel hervor.
Da die jetzigen Phenoms aber 100% stabil sind und bisher auf keinem AM2+ System der Bug nachgewiesen wurde/werden konnte, muss man davon ausgehen, dass der L3 TLB momentan komplett inaktiv ist. Es wäre auch ein wahnsinn, eine CPU auf den Markt zu lassen, von der man weiss, dass es einen Bug gibt, der unter Volllast das System abstürzen lässt - sowas macht
kein Chiphersteller. Ein weiterer sicherer Hinweis darauf die die Pro-Kern Leistung des K10. Ein TLB macht eigentlich nichts weiter als physikalische Cacheadressen in Relation zu virtuellen Speicheradressen zu speichern. Ein TLB hat eine Hitrate von ca. 99%. Das bedeutet im Umkehrschluss, dass eine CPU, deren Cache-TLB inaktiv ist, 99% mehr Adressen ausrechenen muss, als wenn der TLB aktiv wäre. Da Berechnungen über den K10 Kern laufen (und zwar den, der den Cache Zugriff tätigt), kostet das natürlich Rechenleistung, da der Prozessor sich viel mehr Arbeit aufhalst, als eigentlich nötig ist und das erhöht wiederum die Gesamtlatenz des Rechenvorgangs nicht unerheblich. Daher ist der K10 Kern an sich auch momentan nicht schneller als ein K8 Kern. Den Leistungsvorteil, den der K10 Kern ggü. dem K8 definitiv hat (in der c't sind einige Beispiele der Latenzvorteile im K10 Kern angegeben) wird durch die zusätzlich aufgehalsten Berechnungen wieder aufgefressen. Schlimmer noch, in einigen Anwendungen, die sehr Cache lastig sind, kann der K10 Kern momentan auch langsamer sein als der K8 Kern (Cinebench10).
Den Fix, den AMD vorsieht, aktiviert den TLB z.T. wieder. Man hat also wieder eine Hitrate von schätzungsweise 50-60% (rein spekulativ). Das würde den B2 erheblich beschleunigen, aber natürlich nicht auf das Niveau des B3 bringen. Deshalb das erweiterte Namenssystem.
AMD sagt weiterhin, dass das Problem im B3 Stepping definitiv gelöst ist. Der AMD Mitarbeiter ging aber eher von Mitte Februar bis März aus mit dem Release des B3 Steppings. Fakt ist, dass die B3 Produktion noch im Dezember beginnt. Es ist also nur eine Management-Entscheidung, wann die CPU letztendlich verkauft wird. Anfang Februar gäbe es halt nur eine begrenzte Stückzahl B3, im März ist nahezu die gesamte B2 Produktion auf B3 umgestellt und es gibt viele B3. Man könnte auch erst einen B3 Toli releasen und später einen B3 Quad - da noch keine Entscheidung gefallen sein wird, ist alles dahingehend pure Spekulation (und Newsseiten spekulieren verdammt gerne
).