Verfügbar zu Weihnachten: Intel stellt die ersten Ice-Lake-CPUs vor

Auf Matisse folgt Vermeer als neue Architektur, wäre ja ein Witz wenn das keine Änderungen an der Arche mit sich ziehen würde. ;)

Mal sehen, ob wir dazu noch einen klärenden post bekommen werden … alles muss man immer hier doppelt und dreifach belegen, warum kann man diese Dinge nicht auch einfach mal glauben!?
 
Zuletzt bearbeitet:
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Weil Glauben nicht wissen ist.
 
AM4 ist nicht HEDT!
:hail:


Was sagst du zu Zen3 und Änderungen an der Architektur und den Features DDR5 und PCIe 5.0?

Wahr oder Unwahr
oder nur der Phantasie eines unbedeutenden Nerds entsprungen?
 
Zuletzt bearbeitet:
Was sagst du zu Zen3 und Änderungen an der Architektur und den Features DDR5 und PCIe 5.0?
Zen1/Zen2 = Family 17h
Zen1 aus China = Family 18h
Zen3 = Family 19h

Der Sprung in der Familie sagt wohl etwas aus, wäre schon sehr unwahrscheinlich, wenn das nur so eine kleine Änderung wie von Zen1 auf Zen2 wäre!

DDR5 und PCIe 5.0 hat mit den Chiplets nichts zu tun, das steckt in der IOD.
AMD könnte eine IOD auslegen, dei damit umgehen kann, falls sich Zen3 dann aus irgend welchen Gründen verspäter, könnte man auch Zen2-Chiplets damit kombinieren.
Oder die Zen3 Chiplets mit einer alten IOD kombinieren.
 
@Gamerkind
Vielen Dank, sehr einleuchtend! :hail:

@RoBBe07
Korrekt, der Exkurs ist ja jetzt auch zu einem Ergebnis gekommen, alles gut und gerne wieder :btt2:
 
Zuletzt bearbeitet:
Da treten sie wieder als Paar auf- Holzmann und das Gamerkind
 
PCIe 4.0 ist noch nichtmal richtig angekommen geschweigedenn sinnvoll auszulasten und AMD will 2020 schon PCIe 5.0 bringen ? :fresse:
 
PCIe 4.0 ist noch nichtmal richtig angekommen geschweigedenn sinnvoll auszulasten und AMD will 2020 schon PCIe 5.0 bringen ? :fresse:

Ja was denn, Intel hätte es nicht anders gemacht, wenn sie gekonnt hätte. :d
 
Das ist doch aber Perlen vor die Säue, da könnte man sich lieber auf andere Dinge konzentrieren, zB die Highend GPU Sparte, oder Navi iGPUs in den Ryzen, oder einen anständigen Xeon-E Gegner mit offiziellem ECC Support. Ich rede nicht von AMDs Aussage „Wir haben es zwar nicht unterbunden, ECC RAM zu nutzen, aber unterstützt wird es nich.“
 
Daß AMD auch den Servermarkt bedient ist dir entgangen?

Dort limitiert PCIe 4.0, deswegen ist PCIe 5.0 für 2020 nicht so unwahrscheinlich.
WEnn AMD das für den Servermarkt bringt, warum sollte es man dann für die Consumer zurück halten?
 
Ah da kennst du dich also auch Bestens aus, interessant...du weißt das Rome dann 128 PCIe 4.0 Lanes haben wird ?
Wo stellt das bitte heutzutage in den meisten Anwendungsfällen ein Limit dar ? Viele Unternehmen haben noch nichtmal Allflash-SANs, und du stellst schon PCIe 4.0 als Flaschenhals dar...im Übrigen besitze ich selbst einen Epyc...
 
Rome? think big ...
Milan wird ein Monster werden und kommt auf einem SI-Interposer als 8+1 MCM oder optional als 8+6+1 MCM (8x CCD, 6x HBM und 1x IOD)!
 
Man merkt echt imemr wieder, daß du von Dingen sprichst von denen du wenig Ahnung hast!
PCIe 4.0 limitiert nunmal, ob du das nun nicht einsiehst ändert daran nichts;)

Genau deswegen will Intel nach PCIe 5.0 auch recht schnell auf PCIe 6.0 gehen.
Aber wie ich dich kenne, wirst du das bei Intel dann plötzlich ganz anders wie bei AMD sehen, weil du eben NICHT neutral bist!
 
Man merkt echt imemr wieder, daß du von Dingen sprichst von denen du wenig Ahnung hast!
PCIe 4.0 limitiert nunmal, ob du das nun nicht einsiehst ändert daran nichts;)
Ja ? Klär mich bitte auf, wo das heute limitiert...das wird bestimmt interessant!

Aber wie ich dich kenne, wirst du das bei Intel dann plötzlich ganz anders wie bei AMD sehen, weil du eben NICHT neutral bist!

Natürlich ! Habe daheim ja auch nicht mehr Zen-CPUs als Intel, bin pro Intel durch und durch.
Vielleicht tauche ich mit dem Spruch ja in deiner Signatur auf !? Würde mich geehrt fühlen.
 
Ah da kennst du dich also auch Bestens aus, interessant...du weißt das Rome dann 128 PCIe 4.0 Lanes haben wird ?
Wo stellt das bitte heutzutage in den meisten Anwendungsfällen ein Limit dar ? Viele Unternehmen haben noch nichtmal Allflash-SANs, und du stellst schon PCIe 4.0 als Flaschenhals dar...im Übrigen besitze ich selbst einen Epyc...

Ist doch ganz klar, was dein Fehler war:

1. Regel: Gamerkind hat immer Recht
2. Regel: er muss nichts begründen (schon allein durch die 1. Regel).

Mal im Ernst, langsam nervt dieses "mimimi, ich bin der Einzige der neutral ist und alle anderen dissen mich immer" gepaart mit "ich habe immer Recht (mancher würde es als Klugscheißer bezeichnen), alle anderen keine Ahnung" echt abartig @Gamerkind.
 
Was hier eigentlich am meisten nervt sind die ganzen persönlichen Anfeindungen in den diversen Themen im Prozessorunterforum.
Gibt kein Thema mehr in dem man noch wirkliche Infos findet, alles voll mit Kindergarten.

Gesendet von meinem SM-A750FN mit Tapatalk
 
Für Deeplearning, Simulationen wird man im Serversegment tatsächlich direkt auf 5.0 gehen. Da kann es nicht schnell genug gehen.
Dazu gab es auch schon anfang 2019 News, wie es um 4.0 / 5.0 / 6.0 steht. Für den "normalen Heimanwender" wird selbst 4.0 völlig ausreichen.
 
Das man irgendwann 5.0/6.0 brauchen wird hab ich nicht bestritten, braucht aber heutzutage noch kein Unternehmen abseits spezieller HPC Anwendungen, und selbst da limitiert der Intra-DC Interconnect, da sind Infiniband und Co. schlicht zu langsam. Für alles Andere skaliert man horizontal in Form von Scale-Out oder HCI Speicherarchitekturen, aber was rede ich da, das weiß das Gamerkind doch schon längst. Mit seinem Mundwerk könnte man von einem Consultant ausgehen, da ich aber weiß das Deloitte/KPMG/PWC und Co. keine Blender mit garem Google-Halbwissen einstellen wird er wohl einfach nur ein Tastaturheld sein. Und es artet immer wieder aus weil zu diesen Themen immer die gleichen Leute aus ihrer Höhle gekrochen kommen um zu stänkern. Das ist Schade, das stimmt.
 
Junge,junge was hier wieder abgeht.Ne normale Diskussion is heutzutage aber echt schwer,wah ? Und nur mal so am Rande,man muss als Consumer nicht jeden scheiß hinterher rennen,egal ob Intel oder AMD.Auf der einen Seite will man mit Ressourcen sparsam umgehen,auf der anderen Seite kauft man sich jedes Jahr ne neue CPU,das beißt sich irgendwie.
 
nun, wenn pcie schneller wird und man weniger lanes dadurch braucht, könnte ja irgendwann auch der chipsatz wegfallen und alles direkt an die cpu angeschlossen werden.
abgesehen von der kostenersparnis, bekommt man dann auch bessere latenzen, sehr nice zb im audiobereich;)
 
nun, wenn pcie schneller wird und man weniger lanes dadurch braucht, könnte ja irgendwann auch der chipsatz wegfallen und alles direkt an die cpu angeschlossen werden.
abgesehen von der kostenersparnis, bekommt man dann auch bessere latenzen, sehr nice zb im audiobereich;)

Der Icelake PCH soll einen Audio DSP mit sich bringen, ist jetzt natürlich nicht on-Chip aber immerhin ^^
Computex2019-Intel-Ice-Lake-22_27190D41173D4859897F71B310BE4D88.jpg
 
AMD attackiert mit PCIe4.0 und 5.0 die skalare AVX-Ebene von Intel.

Kunden bekommen bei Intel eine deutlich bessere AVX-Performance über die CPU. Die trägt aber deutliche Nachteile mit sich, wenn volle AVX-Last anliegt (Verbrauch, Abwärme, Taktverhalten etc.).

AMDs "Joker" ist jetzt PCIe - denn dann können die Kunden bei skalaren Operationen auf dGPUs ausweichen, die operationsabhängig deutlich mehr Leistung als Intels CPUs bieten und die anderen CPU-Tasks bleiben davon unbeeinflusst.

Benchmarks: Intel Scalable CPU vs Nvidia V100 GPU | Xcelerit
 
Würde Intel bis Weihnachten einen I5 mit der G7 Iris (64 EUs) als gesockelte CPU bringen, hätte ich gewartet.

So wird es dann in dem kommenden Monat eben leider ein 2200G.
 
Zuletzt bearbeitet:
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh