Werbung
Aktuell bereist AMD-CEO Lisa Su Taiwan, um unter anderem TSMC, einen der zentralen Fertigungspartner, zu treffen. Im Rahmen eines gemeinsamen Events wurde bestätigt, dass die CCDs der kommenden EPYC-Generation "Venice" (Zen 6) im 2-nm-Prozess (N2) mit GAA-Nanosheet-Transistoren gefertigt werden.
Laut AMD und TSMC zählen die Zen-6-basierten CCDs zu den ersten HPC-Dies, die im N2-Node in die Serienproduktion überführt werden. Die N2-Fertigung setzt erstmals auf Gate-All-Around-Architektur (GAAFETs), was signifikante Verbesserungen bei Leistungsaufnahme, Taktfrequenz und Dichte verspricht. Die IODs der zukünftigen EPYC-Prozessoren könnten von Samsung kommen. Entsprechende Gerüchte gab es erst vor wenigen Wochen. Aktuell kommen sowohl die CCDs wie auch die IODs von TSMC.
Der gemeinsame Auftritt von Lisa Su und TSMC-CEO Dr. C.C. Wei – inklusive eines 300-mm-Wafers mit N2-gefertigten Dies – unterstreicht die enge Partnerschaft beider Unternehmen und demonstriert das Commitment, ambitionierte Roadmaps termingerecht umzusetzen.
In diesem Jahr wird die sechste EPYC-Generation allerdings nicht mehr auf den Markt kommen. Laut AMD werden die neuen Serverprozessoren im kommenden Jahr erhältlich sein – "with “Venice” on track to launch next year."
