O
OCBBlackEdition
Guest
meinst Raptor Lake
Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Nein ab Rocket Lake gibs Gear Mode.meinst Raptor Lake
Weiß nicht was du meinst sogar mein 10500 den ich vor einem Jahr verkauft habe schafte 4133 Mhz 24/7 Stable, auch wenn er mehr konnteHier bei FuturePlus haben wir noch nie eine Intel-Plattform gesehen, die im Gear-Down-Modus arbeitet, und haben in der Intel-Dokumentation nichts gesehen, was darauf hindeuten würde, dass Intel-Prozessoren den Gear-Down-Modus unterstützen.
Ja nee ist klar, alle die meiner Meinung sind, müssen wohl Idioten sein, oder wie? Aber wenn dir DDR4 so gut gefällt, dann kannst du ja noch bis Rocket Lake upgraden und dies mit DDR4 betreiben.
Dafür gibt es ja dann DDR5da die nicht dahinkommen
Nur blöd dass diese CPUs trotz bestem IMC insgesamt teils deutlich langsamer sind...Den besten IMC hat nach wie vor die 9th Gen. Bereits bei 10. & 11. hats nachgelassen.
Ich unterstelle den Teilnehmern der JEDEC eine gewisse Kompetenz bezüglich Fachwissen zuAn alle die mir mit: "... die Hersteller haben es entwickelt / sich drauf geeinigt... /... sie wissen besser..."
kommen, sag ich Folgendes:
Also wie bei (DDR1/2/3/4)-SDRAM?DDR5 U-Dimm ist Consumer / OEM.
Damit automatisch das billigste.
Wäre interessant warum du das so siehst? Google (ja das Unternehmen, nicht die Ergebnisse der Suchmaschine) hat da eine andere Meinung und Rowhammer hat gezeigt dass hier deutlich Handlungsbedarf besteht. Und die zwei unabhängigen Datenzugriffe pro Speicherkanal laden weniger unnütze Datenzwangsweise mit. Damit kann die Latenz runter.Die neuen "features" wie der on-die ECC und pseudo dual- / quad-channel sind ein Witz.
Ich verstehe nach wie vor nicht welche Nachteile du meinst? Eventuell weil du nur von Nachteilen sprichst ohne die zu benennen?Mehr Nachteile als Vorteile.
Ist hier ein ausgeprägteres Early Adaptor Problem - könnte(!) aber auch am IMC von Intel liegen. Wird sich dann zeigen wenn Zen 4 auf dem Markt ist.Realität sagt: bullshit. Die 4800er / 5200er kits laufen teilweise nicht sauber.
Das zeigt ja nur, dass schnelles RAM immer unwichtiger wird. Neuere CPUs haben genug Cache.Dafür gibt es ja dann DDR5
Nur blöd dass diese CPUs trotz bestem IMC insgesamt teils deutlich langsamer sind...
In SERVERN werden mal eben so 40 RAM Module verbaut... Und da laufen die dann auch komplett in den JEDEC Specs. Also DDR4-2133 oder DDR5-4200. Server CPUs haben viel mehr RAM Kanäle als Consumer PCs. Bei dual channel bringt die 4x64 Bit Aufteilung nichts. Man möchte ja schließlich pro Takt maximale Daten haben. Also liest man immer die 256 Bit aus. Das macht die CPU mit ihrem Precaching von ganz alleine...Wäre interessant warum du das so siehst? Google (ja das Unternehmen, nicht die Ergebnisse der Suchmaschine) hat da eine andere Meinung und Rowhammer hat gezeigt dass hier deutlich Handlungsbedarf besteht. Und die zwei unabhängigen Datenzugriffe pro Speicherkanal laden weniger unnütze Datenzwangsweise mit. Damit kann die Latenz runter.
DDR5 Ram ist wahrscheinlich so schlecht, dass man ECC einbauen musste, damit es keine Fehler gibt. Das ist kein Feature, sondern dafür da, um die BUGs zu glätten.Und: Der Markt besteht nicht nur aus ein paar Enthusiasten sondern sehr, sehr viel mehr. Ich hätte auch nichts gegen "echte" ECC Module (gerne mit On Die ECC zusätzlich) auch im Mainstream, aber da sind eher die Boards bzw. CPUs (bei Intel) das Problem...
Da musss ich ausnahmeweise und schweren Herzens, die meisten hier wissen nicht wie schweren Herzens, wohl mal zustimmen.Don't feed the toxic troll.
Don't feed the toxic troll.
Nicht zwangsweise, sonst würde nicht jetzt schon eine 3D Cache Variante von Zen 4 angekündigt werden. Hängt natürlich auch vom Anwendungsfall ab.Neuere CPUs haben genug Cache.
Nicht zwangsweise, bei DDR wurde teils von Generation zu Generation einfach nur erhöht was hinter der eigentlich gewünschten Adresse zusätzlich mit ausgelesen wurde. Ob es gebraucht wird oder nicht.Man möchte ja schließlich pro Takt maximale Daten haben.
Eben weil keine andere Wahl bestand. Jetzt kann zielgerichtet mehr gleichzeitig ausgelesen werden, ich gehe davon aus dass damit tatsächlich bessere Latenzen möglich werden.Also liest man immer die 256 Bit aus. Das macht die CPU mit ihrem Precaching von ganz alleine...
Kann auch sein. Steigende Taktraten von Interfaces bzw. höhere Packdichte ohne (erweiterte) Maßnahmen haben noch nie die Stabilität der Übertragung/Speicherung erhöht .Das ist kein Feature, sondern dafür da, um die BUGs zu glätten.
Das Gleiche ist ja auch bei jeder neuen GPU Generation und irgendwie ist ein Stück weit ermüdend immer alle 2 Jahre die gleichen Diskussionen zu führenDie gleiche Diskussion gibt es bei jedem Generationswechsel des RAMs.
Und ein Jahr später interessiert das alte Geraffel keinen mehr 😅
dann schau dir mal die entwicklung der latzenzen über die DDR-versionen an. ich erinnere mich da noch an meine geil one mit CL 1,5 (ja, da ist ein komma zwischen den ziffern )Wie man einen Nachfolger designen konnte, der sehr viel langsamer (bei den Timings) als der Vorgänger ist, ist ja ein riesen Rätsel...
Die Gesamtlatenz vom RAM zum IMC hängt natürlich auch von der Länge der Leiterbahnen auf dem Board ab. Selbst beim Cache einer CPU steigt diese wenn die länger werden, siehe 3D Cache bei Zen3.die entwicklung der latzenzen über die DDR-versionen an
Und nochmal. DDR5 ist und bleibt Müll hoch 10.Dafür gibt es ja dann DDR5
DDR4 war Müll, DDR3 war Müll, DDR2 war Müll...Und nochmal. DDR5 ist und bleibt Müll hoch 10.
Wobei die ... Was kommt da raus... Bei Transfers/Latenz?dann schau dir mal die entwicklung der latzenzen über die DDR-versionen an. ich erinnere mich da noch an meine geil one mit CL 1,5 (ja, da ist ein komma zwischen den ziffern )
die latenzen haben mit jeder DDR-generation deutlich zugenommen. der takt aber ebenso. der DDR5 macht hier keine ausnahme.
Nur hatten die nicht den blöden ECC. Hört endlich auf jeden scheiß als geil zu empfinden.DDR4 war Müll, DDR3 war Müll, DDR2 war Müll...
Ich bin da vollkommen emotionslos.Nur hatten die nicht den blöden ECC. Hört endlich auf jeden scheiß als geil zu empfinden.
Ich finde es echt klasse, dass du das technisch für den Laien so gut darlegst warum die DDR5 Entwicklung seitens des Fachkonsortiums nicht korrekt ist.Und nochmal. DDR5 ist und bleibt Müll hoch 10.
Es hängt vor allem von Anwendungsfall ab.Hängt natürlich auch vom Anwendungsfall ab.
Dir ist aber schon klar, dass die Zahl Taktzyklen angibt? Bei doppeltem Takt entspricht eine doppelt so hohe Zahl der gleichen Latenz in ns.mit CL 1,5
Wieso befürchtet? Außer AMD und seinen Fanboys muss sich keiner vor der Leistung fürchten, er kann auf sie hoffen.Raptor Lake wird doch nicht so durch die Decke gehen, wie befürchtet...
Das ist ja auch nur die Gamingperformance. Dies sieht aber oft nach mehr als 10% aus:Der erste Leak einer Serien CPU kommt auf +10% zu Alder Lake.
Finde ich nicht, denn Raptorlake ist die direkte Konkurrenz zu Zen4. Man sollte auf jeden Fall vergleichen, was im September mehr Bums fürs Geld bringt...Diese Nachricht hätte aber in einen Intel 13th Thread besser gepasst.
Ich tippe das der normale Zen4 etwas langsamer als RL ist und nur der 3DCache 8 Kerner mit RL gleichzieht. AMD wird diesmal ebenfalls viel Strom verbrauchen und das war der einzige Pluspunkt den man AMD noch geben konnte, nun aber mit Zen4 hinfällig wird.Ich glaub ebenfalls nicht, das es bei AMD viel besser ausschauen wird. Ich tippe auf Umentschieden zwischen Raptor Lake und Zen4.
Eigentlich zwei Pluspunkte, der Sockel wird wieder Langlebig gegenüber Intel sein.und das war der einzige Pluspunkt den man AMD noch geben konnte